专利名称：用于制造半导体衬底的方法
技术领域：
本发明涉及一种制造半导体衬底、特别是绝缘体上半导体(SOI)衬底的方法。
背景技术：
复合半导体衬底可以通过组合两个或更多个层来制造。如此制造的衬底中的一种是绝缘体上半导体衬底，其中在载体衬底上形成顶部半导体层，电介质层夹在顶部半导体层与载体衬底之间。通常将硅用于顶部半导体层和载体衬底，并且电介质层通常是氧化物层(典型地是二氧化硅)。特别地，“全耗尽型”SOI (FDSOI)常常利用载体衬底内的具有反向偏置的掺杂区域来对在顶部半导体层上形成的器件的阈值电压进行调谐。为了在电介质下制造被掩埋的掺杂区域，常常经由顶部半导体层和掩埋电介质层注入离子。然而，该方法的缺点在于，注入分布的尾端(tail)影响了顶部半导体层的初始掺杂水平，由此改变了器件特性并产生引起阈值电压变化性的随机掺杂波动(RDF :random dopant fluctuation)。为了避免这种通过高剂量和/或注入尾端导致的掺杂剂污染和沟道区域的损害， 已经提出经由半导体层和掩埋电介质层在载体衬底中进行深的注入。然而，该方法要求加温退火步骤，退火步骤对于使掺杂剂向上方朝着介于载体衬底和掩埋电介质之间的界面扩散来说是必须的。因而，不能针对电路优化获得期望的掺杂剂水平。而且，位于载体衬底和掩埋电介质层之间的界面处的有效掺杂剂水平不能很高， 通常小于1.0X1019cm_3。这限制了使用注入的掺杂图案产生掩埋电路的可能性。
发明内容
因此，本发明的目的是提供一种用于制造半导体衬底、特别是绝缘体上半导体衬底的改进方法。利用根据权利要求1所述的方法实现了这个目的。因此，所述用于制造半导体衬底、特别是绝缘体上半导体(SOI)衬底的方法包括以下步骤:a)提供施主衬底(donor substrate)和操作衬底(handle substrate) ；b)在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个掺杂区域的图案；以及c)特别是通过键合将所述施主衬底与所述操作衬底接合起来以获得施主-操作混合物。通过在将所述施主衬底与所述操作衬底接合起来之前在所述操作衬底中形成所述一个或更多个掺杂区域的图案，可以抑制在所述半导体衬底的其他层中产生尾端，并且使得能够形成具有期望的尺寸、掺杂剂水平和分布的掺杂区域。而且，可以抑制所谓的抗蚀剂边缘离子注入偏转的负面影响或者至少将该负面影响减小到通常对于掺杂剂分布没有任何影响的水平。这可以帮助减小衬底上的电路的尺寸。所述施主衬底和所述操作衬底中的每一个都可以是半导体衬底，特别是硅衬底。在将所述施主衬底和所述操作衬底接合起来之前，可以通过例如清洁所述操作衬底和/或所述施主衬底或通过任意适合的表面处理来针对键合对所述操作衬底和/或所述施主衬底进行准备。根据有利的实现，该方法还可以包括在步骤a)和步骤b)之间执行的步骤d)，该步骤d)在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个对准标记。对准标记将允许在所述操作衬底的预定位置处形成所述图案，使得所述掺杂区域可以与所述衬底特别是与所述施主衬底中的其他层中的相应区域或所述操作衬底中的其他掺杂图案对准。在这个上下文中，词语“内部”意味着通常以小于大约10 μ m的深度掩埋所述对准标记，使得所述操作衬底的表面基本不受到所述对准标记的影响。在所述操作衬底的表面下形成所述对准标记和/或注入所述掺杂剂图案的另一优点在于所述表面保持基本不受影响，使得所述操作衬底的键合质量优于现有技术。本发明不依赖于所使用的光刻技术。本发明保持与像沉浸式(immersion)、EUV和电子束光刻这样的最先进的光刻技术的兼容性。具体而言，所述一个或更多个对准标记可以通过离子注入而形成。以这种方式，与本领域中已知的通过填充沟槽来形成的对准标记相比，所述对准标记基本不改变所述操作衬底的表面。通常必须利用厚的电介质层来对在现有技术中使用对准标记或结构进行平坦化，并且材料混合也会导致材料内的应力。使用现有技术还可能导致在键合表面处形成空洞。因而，由于可以防止应力并且不需要进行平坦化，因此离子注入形成的对准标记与例如厚度小于200nm、特别是小于IOOnm的较薄的掩埋电介质层兼容，而现有技术的标记不能与薄的电介质层或半导体层结合。针对键合，本发明方法的所述操作衬底的表面被制备得更好。还优选地，所述一个或更多个对准标记可以包括非掺杂剂物质，特别是包括氢 (H)、氦(He)、氩(Ar)、氟(F)、氖(Ne)和/或氙(Xe)或者两种或更多种元素的组合。特别地，可以使用氩，因为氩是廉价的且常用于对离子注入机的束线进行清洁，这使得可以容易地实现本方法。根据一个变型，也可以利用例如聚焦激光熔化或聚焦离子束熔化的不同技术来获得所述对准标记。根据优选实施方式，步骤d)可以包括加温退火步骤。所述加温退火步骤可以增强所述对准标记与周围衬底材料之间的光学对比度，即，可以导致像生长出纳米空穴或微空穴这样的缺陷。所述对准标记的位置和形状保持稳定。以这种方式，可以形成所述纳米空穴或微空穴的预定分布，这局部地改变了所述操作衬底的光学属性。这可以在对准工具中观察到，因此光刻工具可以正确地对准所述操作衬底和/或所述施主衬底的转移层中的连续掺杂图案。有利地，步骤b)可以包括用于注入掺杂剂的至少一个离子注入步骤，所述掺杂剂特别是磷和/或砷和/或硼和/或铟和/或锑。注入掺杂剂的目的在于在所述操作衬底中形成η掺杂区域和ρ掺杂区域。因而，可以在所述操作衬底内形成具有η型和/或ρ型掺杂浓度的期望区域。所述至少一个离子注入步骤可以跟随有退火步骤。特别地，所述退火步骤可以是加温退火步骤。退火可以将掺杂剂带到表面。所述制造半导体衬底的方法优选地还可以包括在步骤a)和步骤b)之间执行的步骤e)，该步骤e)在所述操作衬底上形成屏蔽层，特别是形成屏蔽氧化物。通过利用屏蔽层或牺牲层，特别是利用屏蔽氧化物或牺牲氧化物，可以抑制在离子注入过程中与沟道和衬底表面错误取向相关的变化性。在另一个变型中，在步骤C)之前，所述屏蔽层可以被去除或被剥离。该方法还可以包括在步骤a)和步骤C)之间执行的步骤f)以及在步骤C)之后执行的步骤g)，步骤f)在所述施主衬底内部的深度h处形成预定分裂区域，步骤g)从所述施主-操作混合物分离所述施主衬底的剩余部分，其中，分离发生在所述预定分裂区域处。可以将层、特别是将厚度在微米范围内的层转移到所述操作衬底上。使用本发明的方法，可以转移薄层，特别是厚度小于400nm的薄层，更特别地是厚度小于200nm的薄层。 由于使用本发明的方法，所述操作衬底的表面保持基本不受影响，因此所述操作衬底的键合质量优于现有技术。形成预定分裂区域的步骤可以包括离子注入步骤。所述预定分裂区域的深度h可以由被注入的离子的能量决定。用于形成所述预定分离区域的注入离子可以是氢或稀有气体离子(He、Ar、......)。该方法还可以包括在步骤a)和步骤c)之间执行的步骤h)，该步骤h)在所述施主衬底上形成电介质层、特别是形成氧化物层，或者特别是在所述施主衬底上形成包括至少一个电介质层的叠层的组合，其中所述电介质层的厚度小于200nm，特别是小于lOOnm。由此，可以获得具有掩埋的掺杂区域的SOI衬底。该SOI衬底可以具有薄的电介质层并最终还具有薄的顶部半导体层。根据本发明的方法因而能够在所述操作衬底中获得掺杂区域并且同时可以防止像现有技术中那样出现的具有掺杂尾端的转移层的污染。所述电介质层可以通过对所述施主衬底进行氧化而形成，这可以通过热处理来实现。另选地，所述电介质层可以通过淀积来提供。在一个变型中，电介质层可以形成在所述操作衬底上。所述一个或更多个掺杂区域的图案可以包括一条或更多条线和/或一个或更多岛(island)。线可以特别地是直线或曲线，其中线的长度明显大于线的宽度。所述一个或更多个掺杂区域的图案可以包括至少一个阱区和/或至少一个背栅。 由此，可以更好地产生在垂直于所述操作衬底的表面的深度中的期望的掺杂剂图案和掺杂剂分布，其中由于掺杂剂图案在键合之前形成这一事实，可以获得任意的尺寸。在形成阱的步骤与形成背栅的步骤之间，可以包括附加的退火步骤。至少一个阱区和至少一个背栅可以利用同一个掩模形成。这会使工艺简化。该方法还可以包括表面处理步骤，特别是包括在所述半导体衬底的所述分离步骤之后对所述顶部半导体层进行CMP抛光(化学机械抛光)的步骤和/或在所述抛光步骤之前和/或之后的清洁步骤。有利地，发生分离的表面可以利用退火步骤、特别是加温退火步骤来处理。以这种方式，表面的不规则可以变得平滑。根据另一个方面，所述目的利用根据权利要求14的方法来实现。因此，本发明提供了一种制造半导体衬底、特别是绝缘体上半导体(SOI)衬底的方法，该方法包含以下步骤a)提供施主衬底和操作衬底；b)在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个对准标记；以及c)特别是通过键合将所述施主衬底与所述操作衬底接合起来以获得施主-操作混合物。对准标记将允许在所述操作衬底的预定位置处和/或在所述衬底特别是所述施主衬底的其他层中形成图案。在这个上下文中，术语“内部”意味着通常以小于大约10 μ m的深度掩埋对准标记，使得所述操作衬底的表面基本不受所述对准标记的影响。通过在所述操作衬底中、特别是在所述操作衬底的内部(即，在所述操作衬底的表面下方)形成所述对准标记，所述表面基本保持不受影响，使得所述操作衬底的键合质量优于现有技术。本发明不依赖于所使用的光刻技术。本发明保持与像沉浸式、EUV和电子束光刻这样的最先进的光刻技术的兼容性。特别地，与本领域中已知的通过填充沟槽而形成的对准标记相比，所述对准标记可以被形成为使得它们基本不改变所述操作衬底的表面。现有技术中使用的对准标记或结构通常必需使用厚的电介质层进行平坦化，并且材料混合也可能导致材料内的应力。使用现有技术还可能导致在键合界面处形成空洞。因而，由于可以防止应力并且不需要进行平坦化，根据本发明的对准标记与例如厚度小于200nm特别是小于IOOnm的较薄的掩埋电介质层兼容，而现有技术的标记不能与薄的电介质层或半导体层结合。针对键合，本发明方法的所述操作衬底的表面被制备得更好。该方法、特别是所述形成一个或更多个对准标记的步骤可以包括上述特征中的一个或更多个。本发明还提供了一种半导体衬底，该半导体衬底包括在操作衬底中具有一个或更多个对准标记和/或一个或更多个掺杂区域的图案的施主-操作混合物。所述操作衬底中的所述一个或更多个对准标记和/或所述一个或更多个掺杂区域的图案可以包括在各个处理步骤中获得的上述特征中的一个或更多个。所述半导体衬底可以特别地对应于如在上述方法的步骤c)中形成的施主-操作混合物。所述半导体衬底还可以包括在所述施主衬底内位于深度h处的预定分裂区域。本发明还提供了一种绝缘体上半导体衬底，该绝缘体上半导体衬底包括衬底层； 半导体层；以及位于所述衬底层和所述半导体层之间的电介质层，所述电介质层特别地是氧化物层，其中所述衬底层包括一个或更多个对准标记和/或一个或更多个掺杂区域的图案。所述电介质层可以对应于掩埋氧化物层(BOX)。所述一个或更多对准标记和/或所述一个或更多掺杂区域的图案可以包括在各个处理步骤中获得的上述特征中的一个或更多个。所述一个或更多个掺杂区域的图案可以被设计和/或布置为使得它们不延伸到所述半导体层和/或所述电介质层中。以这种方式，所述一个或更多个掺杂区域的图案不通过产生会引起阈值电压变化性的随机掺杂波动(RDF)来改变在所述半导体层上形成的器件的特性。在本领域中观察到的阈值电压变化性进而不利地影响集成电路的参数，导致阈值电压偏移和失配。典型的矫正行为是加大一些关键电路模块的尺寸以补偿这种随机的变化性。因而，通过在本发明的衬底中减小特别是基本消除RDF，可以针对集成电路实现显著的表面区域增益。如上所述，这还通过被减小的抗蚀剂边缘离子注入偏转效果而进一步得到改善。因此，所述绝缘体上半导体衬底可以用于制造更加可复制的器件和更紧凑且更鲁棒的电路。
现在将结合附图来描述有利的实施方式。图Ia至图Ie例示了处于根据本发明的用于制造半导体衬底的示例性方法的不同步骤的操作衬底；图加至图2c例示了处于根据本发明的用于制造半导体衬底的示例性方法的不同步骤的施主衬底；图3a和图北例示了根据本发明的用于制造半导体衬底的示例性方法的步骤；以及图如和图4b例示了具有本发明的掺杂剂分布的示例性绝缘体上硅衬底。
具体实施例方式在图Ia至图Ie中，示出了根据用于制造半导体衬底的示例性方法对操作衬底 (handle substrate) 101的处理。在图Ia中，提供了操作衬底101。操作衬底101可以是任意合适的操作衬底，特别是硅晶片。操作衬底还可以是玻璃或石英类型的衬底。在图Ib中，在操作衬底101的主表面上形成了屏蔽层(screening layer) 102，该屏蔽层特别是屏蔽氧化物。根据工艺，屏蔽层102可能并不是必需的。在下一处理步骤中，在操作衬底101内部形成了对准标记103a、103b。这是通过经由屏蔽层102执行离子注入而实现的。在本实施方式中，注入物质是例如氩或氟的非掺杂物质，这些物质是通常生产线中可用的物质。在图IC中示出了该步骤的结果。对准标记103a和10 由非掺杂物质形成，即，对准标记103a和10 不掺杂衬底 101。而且，由于离子注入的工艺，对准标记103a和10 不改变操作衬底101的表面。换言之，对准标记103a和10 相当于在操作衬底101中掩埋的对准标记。而且，涉及操作衬底中的缺陷的对准标记103a和10 不扩散，由此产生了尺寸和位置都稳定的对准标记。通过离子注入处理，可以产生细微的和可能的最小特征的注入区域，其中最小特征对应于能够利用给定的光刻技术来限定的最小的几何形状和可以复制且可靠的对准标记，这些对准标记不仅与标准光刻兼容，而且还与沉浸式和EUV(远紫外)光刻要求兼容。实际上，优选地利用在屏蔽层102之上形成的掩模来限定对准标记。例如可以通过光刻技术对掩模层进行构图。接着，可以由全晶片区域注入设备来执行注入步骤。作为本实施方式的变型，可以应用在操作衬底内部形成对准标记的其他合适的工艺，例如聚焦激光或聚焦离子束技术。现代光刻工具配备有可以识别对准标记的对准工具，比如适用于以纳米精度识别操作晶片中的掩埋的对准标记的红外(IR)对准激光器。在图Id中，附加地示出了掺杂区域l(Ma、104b、l(Mc和104d的图案。掺杂区域 10 到104d的图案是利用一个或更多个离子注入步骤形成的。掺杂区域可以被以不同的深度注入。例如，掺杂区域10 和104d被以不同深度注入，而掺杂区域104b和l(Mc则部分地交叠。掺杂区域可以对应于η讲和/或P讲和/或η背栅和/或P背栅。掺杂区域10 可以对应于包含磷作为掺杂剂的η阱。掺杂剂的浓度可以介于 IO16CnT3至IO18CnT3之间。存在形成这种掺杂区域的若干种选择，例如，在操作衬底中进行更深的注入，并且在操作衬底中进行更深的扩散但同时通过退火步骤向上方朝着操作衬底的表面扩散。掺杂区域104b可以对应于包含硼作为掺杂剂物质的ρ阱。掺杂剂的浓度可以介于5. OX IO16CnT3至5. OX IO18CnT3之间。存在形成这种掺杂区域的若干种选择，例如，在操作衬底中进行更深的注入，并且在操作衬底中进行更深的扩散但同时通过退火步骤向上方朝着操作衬底的表面扩散。掺杂区域l(Mc可以对应于特别是包含砷的N+栅，并且掺杂区域104d可以对应于特别是包含硼的P+栅。对于N栅来说，栅区域的典型工艺条件是以^eV至50keV范围内的能量和介于5X IO14CnT2至5X IO15CnT2之间的剂量进行砷掺杂；对于P栅来说，栅区域的典型工艺条件是以^eV至50keV范围内的能量和介于5 X IO14CnT2至5 X IO15CnT2之间的剂量进行硼掺杂。掺杂区域10 和104b可以对应于阱区。阱区的典型工艺条件是能量在50keV 至IOOkeV范围内且剂量介于5X IO12CnT2至IX IO14CnT2之间。在注入掩埋的对准标记103a和10 以及掺杂区域10 至104d的图案的步骤之后，下一个步骤是从操作衬底101去除或剥离屏蔽氧化物102。图Ie示出了不具有屏蔽氧化物102的加工后的操作衬底。在图Ie中，已经利用退火步骤处理了图Id的掺杂区域10 至104d的图案。以这种方式，获得了更深入操作衬底101内部且同时朝向操作衬底表面的扩散。图Ie中的图案仅用于说明的目的。当然，根据工艺条件，可以获得各个区域的任意其他布局。在图加至图2c中，示出了根据符合本发明的用于制造半导体衬底的示例性方法对施主衬底的处理。首先，在图加中提供了施主衬底205。施主衬底205可以是半导体衬底，特别是硅(Si)衬底、碳化硅衬底、硅锗衬底、氮化镓衬底或锗衬底中的一种。然后，在施主衬底205上提供电介质层206(见图2b)。电介质层206可以通过热处理或淀积来形成。例如，电介质层206可以是二氧化硅、氮化硅、氮氧化硅或Al2O3等中的至少一种，或者可以是包含至少一层从二氧化硅、氮化硅、氮氧化硅或Al2O3中选出的至少一种的叠层的组合。根据一个变型，例如在不具有中间电介质层的直接硅键合的情况下，也可以略去图2b中示出的步骤。在图2c中，例示了用于在施主衬底205内部形成预定分裂区域207的下一处理步骤的结果。预定分裂区域207通过离子注入步骤而形成，在此期间，如氢或稀有气体离子 (氦、氩等)的离子被注入到施主衬底205中。预定分裂区域的深度h可以由被注入的离子的能量决定。在图3a和图北中，示出了根据本发明的用于制造半导体衬底的示例性方法的其他步骤。图3a示出通过接合(特别是通过键合)施主衬底305和操作衬底301而获得的施主-操作混合物308。特别地，图3a中的施主-操作混合物308可以通过将图Ie中的操作衬底与图2c中的施主衬底接合起来而形成。在进行机械处理和/或热处理时，在预定分裂区域307将半导体层310与掩埋的电介质层309 —起分离，使得这两层被转移到操作衬底301上以获得如图北所示的具有掩埋的对准标记303a、303b和掺杂区域30 至304d的绝缘体上硅结构。实际上，在该分离步骤中执行的热处理过程中，不仅在预定分离区域307处而且还在对准标记的区域中获得了导致形成微分裂和微裂纹的微空穴，这些微空穴导致了完整的分离。接着可以充分利用这些区域中的改变的晶体属性在随后的光刻制造步骤中的观察对准标记。另选地，在每个离子注入步骤后，可以跟随有专用的加温退火处理。在图如中，再次示出了图北中的示例性绝缘体上半导体衬底。在操作衬底401 上提供了半导体层410，在操作衬底401与半导体层410之间是掩埋电介质层409。示出了操作衬底401中掩埋的对准标记403a、40;3b和掺杂区域40 至404d。在图4b中，相应的掺杂剂浓度分布被例示为实线411。可以看出，掺杂剂浓度的最大值(例如，栅区)靠近操作衬底401与掩埋电介质层409的界面。由于在键合之前执行注入，因此半导体层410不受操作衬底中的高掺杂浓度的影响。在栅区下面，可以观察具有较低掺杂剂浓度的第二区域(例如，阱区)。为了比较，以虚线412示出了根据现有技术的典型掺杂剂分布。可以看出，在根据现有技术的分布中，在半导体层410中也存在掺杂剂浓度。半导体层410中的这种非零浓度源于经由顶部半导体层进行注入和随后的退火步骤导致的注入尾端。同时，与本发明方法能够获得的浓度相比，操作衬底401与掩埋电介质层409之间的界面处的最大掺杂剂浓度减小。 在下文中，将描述根据本发明的实际示例。根据第一个示例，氩被用于形成操作衬底中的掩埋的对准标记。用于离子注入步骤的能量介于50keV至250keV之间，并且剂量范围为1 X IO14CnT2至5 X IO15CnT2。离子注入是通过牺牲氧化物执行的，牺牲氧化物在注入了所有需要的注入剂后被去除。由于氩是廉价的且在工业注入机中可用，因此氩是特别有利的。根据第二个示例，氟被用于掩埋的对准标记。能量范围可以介于25keV至150keV 之间，并且剂量范围为IX IO15CnT2至IX 1016cm_2。三氟化硼(BF3)气体可用于获得用于掺杂目的的原子硼。根据第三至第五个示例，氟、氖或氙可以被用于产生对准标记。希望保持与氩的情况相同水平和形态的结构损害。例如，氟可以被以60keV和IX IO16CnT2的剂量注入，接着是一个小时的700°C的加温退火步骤以及1100°C的峰值退火(spike anneal) 0在产生掩埋的对准标记之后，可以使用利用下述普适方法的离子注入来形成P阱和N阱。P阱例如硼注入和退火。ρ阱的形成仅使用一次单独注入加上扩散就可以实现。 但是如果有必要，可以使用高能量注入剂多剂量和注入能量，接着是退火步骤，从而形成P 阱区域。
N阱例如磷和/或砷，注入和退火。η阱的形成仅使用一次单独注入加上扩散就可以实现。但是如果有必要，可以使用高能量注入剂多剂量和注入能量，接着是退火步骤， 从而形成η阱区域。掩埋的栅可以利用下述普适方法形成。N栅砷或磷，接着是激活退火。P栅硼或铟，接着是激活退火。根据本发明的用于制造半导体衬底的示例性方法的可能的处理流程因而可以包含以下后续步骤1)在操作衬底上氧化或淀积屏蔽氧化物；2)注入和形成对准标记；3)注入深η阱(浓度为原子/cm_3至IOw原子/cm_3)，掺杂物质例如是磷；4)退火；5)注入ρ阱(浓度为5 X IO16原子/cm—3至5 X IO18原子/cm-3)，掺杂物质例如是硼；6)退火；7)注入N+栅，例如使用砷；8)退火；9)注入P+栅，例如使用硼；10)退火;11)剥离屏蔽氧化物；以及12)准备与施主衬底键合。另选地，可以利用同一个掩模一起完成阱和相应栅的注入。通过在键合之前在操作衬底内部提供对准标记和掺杂剂区域，可以防止转移层 310内以及因而器件层内的掺杂剂浓度尾端，并且如有必要可以调整掺杂剂分布。在上述实施方式和示例中，另选地，在操作衬底中可以仅提供对准标记。换言之， 可以略去操作衬底中的一个或更多掺杂区域的图案。在影响转移半导体层和掩埋电介质层的后续处理步骤中，对准标记可以用于对准的目的。通过在操作衬底中特别是在操作衬底内部(即，在操作衬底表面之下)形成对准标记，表面保持基本不受影响，使得操作衬底的键合质量优于现有技术。尽管已经分开地描述了本发明的上述实施方式和示例，但应当理解，上述特征中的一些或全部可以按照不同方式组合。所讨论的实施方式并不旨在用作限制，而是用作说明本发明的特征和优点的示例。
权利要求
1.一种用于制造半导体衬底、特别是绝缘体上半导体衬底的方法，该方法包括以下步骤a)提供施主衬底(205；305)和操作衬底(101 ；201 ；301 ；401)；b)在所述操作衬底(101；201 ；301 ；401)中、特别是在所述操作衬底(101 ；201 ；301 ； 401)内部形成一个或更多个掺杂区域(10 至104d ；304a至304d ；404a至404d)的图案； 以及c)特别是通过键合将所述施主衬底O05；305)与所述操作衬底(101 ；201 ；301 ；401) 接合起来以获得施主-操作混合物(308)。
2.根据权利要求1所述的方法，该方法还包括在步骤a)和步骤b)之间执行的步骤 d)，该步骤d)在所述操作衬底(101 ；201 ；301 ；401)中、特别是在所述操作衬底(101 ；201 ； 301 ；401)内部形成一个或更多个对准标记(103a至103b ；303a至303b ；403a至403b)。
3.根据权利要求2所述的方法，其中，所述一个或更多个对准标记(103a至10 ；303a 至303b ；403a至403b)通过离子注入形成。
4.根据权利要求2或3所述的方法，其中，所述一个或更多个对准标记(103a至10 ; 303a至30 ；403a至403b)包括非掺杂剂物质，特别是包括氢、氦、氩、氟、氖和/或氙。
5.根据权利要求2至4中一项所述的方法，其中，步骤d)包括加温退火步骤。
6.根据前述权利要求中一项所述的方法，其中，步骤b)包括用于注入掺杂剂的至少一个离子注入步骤，所述掺杂剂特别是磷和/或砷和/或硼。
7.根据权利要求6所述的方法，其中，所述至少一个离子注入步骤跟随有退火步骤。
8.根据前述权利要求中一项所述的方法，该方法还包括在步骤a)和步骤b)之间执行的步骤e)，该步骤e)在所述操作衬底(101 ；201 ；301 ；401)上形成屏蔽层(102)，所述屏蔽层特别是屏蔽氧化物。
9.根据前述权利要求中一项所述的方法，该方法还包括在步骤a)和步骤c)之间执行的步骤f)以及在步骤c)之后执行的步骤g)，所述步骤f)在所述施主衬底O05;305)内部，在深度h处形成预定分裂区域007;307)，所述步骤g)从所述施主-操作混合物分离所述施主衬底O05 ；305)的剩余部分，其中，分离发生在所述预定分裂区域O07 ；307)处。
10.根据前述权利要求中一项所述的方法，该方法还包括在步骤a)和步骤c)之间执行的步骤h)，该步骤h)在所述施主衬底Q05 ；305)上形成电介质层O06 ；306)，所述电介质层特别是氧化物层，或者该步骤h)特别是在所述施主衬底O05 ；305)上形成包括至少一个电介质层的叠层的组合，其中，所述电介质层O06;306)的厚度小于200nm，特别是小于 IOOnm0
11.根据前述权利要求中一项所述的方法，其中，所述一个或更多个掺杂区域(10 至 104d ；304a至304d ；404a至404d)的图案包括一条或更多条线和/或一个或更多个岛。
12.根据前述权利要求中一项所述的方法，其中，所述一个或更多个掺杂区域(10 至 104d ；304a至304d ；404a至404d)的图案包括至少一个阱区和/或至少一个背栅。
13.根据权利要求12所述的方法，其中，所述至少一个阱区和所述至少一个背栅是利用同一个掩模形成的。
14.一种制造半导体衬底、特别是绝缘体上半导体衬底的方法，该方法包括以下步骤a)提供施主衬底和操作衬底；b)在所述操作衬底中、特别是在所述操作衬底内部形成一个或更多个对准标记；以及c)特别是通过键合将所述施主衬底与所述操作衬底接合起来以获得施主-操作混合物。
15.一种半导体衬底，该半导体衬底包括施主-操作混合物(308)，所述施主-操作混合物(308)具有位于操作衬底(101 ；201 ；301 ；401)中的一个或更多个对准标记(103a至 103b ；303a至303b ；403a至403b)和/或一个或更多个掺杂区域(104a至104d ；304a至 304d ;404a 至 404d)的图案。
16.根据权利要求15所述的半导体衬底，该半导体衬底还包括在施主衬底O05;305) 内部深度h处的预定分裂区域Q07 ；307)。
17.—种绝缘体上半导体衬底，该绝缘体上半导体衬底包括衬底层(301 ；401)；半导体层(310 ；410)；以及位于所述衬底层(301 ；401)与所述半导体层(310 ；410)之间的电介质层(309 ；409)，所述电介质层(309 ；409)特别是氧化物层，其中，所述衬底层(301 ；401) 包括一个或更多个对准标记(303a至30 ；403a至403b)和/或一个或更多个掺杂区域 (304a 至 304d ；404a 至 404d)的图案。
18.根据权利要求17所述的绝缘体上半导体衬底，其中，所述一个或更多个掺杂区域 (304a至304d ；404a至404d)的图案不延伸到所述半导体层(310 ；410)和/或所述电介质层(309 ；409)中。
全文摘要
本发明涉及一种用于制造半导体衬底的方法，特别是用于制造绝缘体上半导体衬底的方法，该方法包括以下步骤a)提供施主衬底和操作衬底；b)在操作衬底中、特别是在操作衬底内部形成一个或更多个掺杂区域的图案；以及c)特别地通过键合将施主衬底与操作衬底接合起来以获得施主-操作混合物。
文档编号H01L21/762GK102214594SQ20111008259
公开日2011年10月12日 申请日期2011年4月1日 优先权日2010年4月6日
发明者卡洛斯·马祖拉, 康斯坦丁·布德尔, 比什-因·阮, 理查德·费朗 申请人:硅绝缘体技术有限公司