专利名称：薄膜晶体管和具有该薄膜晶体管的显示装置的制作方法
技术领域：
描述的技术总体涉及一种薄膜晶体管和一种包括该薄膜晶体管的显示装置，更具体地讲，涉及这样一种薄膜晶体管，在该薄膜晶体管中，因为阈值电压的变化量小，所以可靠性优异。
背景技术：
薄膜晶体管通常设置有半导体层、栅电极、源电极和漏电极，半导体层设置有源区、漏区及设置在源区和漏区之间的沟道区。此外，半导体层可以包括多晶硅或非晶硅，由于多晶硅的电子迁移率高于非晶硅的电子迁移率，所以目前主要采用多晶硅。多晶硅薄膜晶体管分为栅电极设置在半导体层的沟道区上的顶栅型和栅电极设置在半导体层下方的底栅型。底栅型薄膜晶体管的优点在于制造工艺简单并且栅极绝缘层和沟道区之间的界面没被暴露，但是在元件的结构方面，由于栅电极、栅极绝缘层和源/漏电极的层状结构而在元件中存在MIM (金属-绝缘体-金属)结构，并且这部分由于电荷根据栅极电压的施加被捕获到绝缘体中而具有可靠性问题。在该背景技术部分公开的上述信息仅是为了增强对描述的技术的背景的理解，因此它可能包含没有形成在该国已被本领域普通技术人员所知晓的现有技术的信息。
发明内容
描述的技术致力于提供一种薄膜晶体管，在该薄膜晶体管中，因为在元件中不包括MIM (金属-绝缘体-金属)结构，所以可靠性优异。因此，当前实施例的另一目的是提供一种阈值电压的变化量小的薄膜晶体管。示例性实施例提供了一种薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层和源/漏电极，其中，源/漏电极设置在形成有半导体层的区域的范围中。另一实施例提供了一种薄膜晶体管，所述薄膜晶体管包括基底；栅电极，所述栅电极设置在基底的上部上；栅极绝缘层，所述栅极绝缘层设置在栅电极上；半导体层，所述半导体层设置在栅极绝缘层上；源/漏区，所述源/漏区设置在半导体层的上部的预定区域中；源/漏电极，所述源/漏电极电连接到源/漏区，其中，半导体层插入到栅电极和源/漏电极之间的所有区域中。另一实施例提供了一种薄膜晶体管，所述薄膜晶体管包括基底；源/漏电极，所述源/漏电极设置在基底的上部上；源/漏区，所述源/漏区设置在源/漏电极上；半导体层，所述半导体层设置在源/漏区的上部上；栅极绝缘层，所述栅极绝缘层设置在包括半导体层的基底的前表面上；栅电极，所述栅电极设置在栅极绝缘层上，其中，半导体层插入到栅电极和源/漏电极之间的所有区域中。又一实施例提供了一种包括薄膜晶体管的显示装置。因此，当前实施例可以提供这样的薄膜晶体管，在该薄膜晶体管中，因为在元件中不包括MIM (金属-绝缘体-金属)结构，所以可靠性优异。此外，当前实施例可以提供一种阈值电压的变化量小的薄膜晶体管。
图IA是示出了具有普通结构的底栅型薄膜晶体管的平面图；图IB是沿着图IA中的A-A线截取的剖视图；图IC是沿着图IA中的B-B线截取的剖视图；图2A是示出了根据第一示例性实施例的底栅型薄膜晶体管的平面图；图2B是沿着图2A中的A-A线截取的剖视图；图2C是沿着图2A中的B-B线截取的剖视图；图3是包括根据第一示例性实施例的底栅型薄膜晶体管的有机发光二极管 (OLED)显示器的剖视图；图4是根据第一示例性实施例的底栅型薄膜晶体管的示例性变型；图5A是示出了根据第二示例性实施例的底栅型薄膜晶体管的剖视图；图5B是包括根据第二示例性实施例的底栅型薄膜晶体管的有机发光二极管 (OLED)显示器的剖视图；图6A是示出了根据第三示例性实施例的底栅型薄膜晶体管的平面图；图6B是沿着图6A中的C-C线截取的剖视图；图7是示出了根据第四示例性实施例的交错型薄膜晶体管的剖视图；图8是示出了阈值电压(Vth)根据源/漏电流(Ids)的变化而变化的曲线图；图9是示出了阈值电压(Vth)根据时间(S)的变化的曲线图。
具体实施例方式在下文中将参照附图更充分地描述当前实施例的目的、技术构成和效果，在附图中示出了示例性实施例。此外，在附图中，为了易于描述，会夸大层、区域等的长度和厚度。 在整个说明书中相同的标号指示相同的元件。图IA是示出了具有普通结构的底栅型薄膜晶体管的平面图，图IB是沿着图IA中的A-A线截取的剖视图，图IC是沿着图IA中的B-B线截取的剖视图。 参照图IA至图1C，在缓冲层22形成在诸如玻璃或塑料的绝缘基底21上并且在该基底的前表面上形成金属材料之后，将该金属材料图案化以形成栅电极23。在基底的前表面上形成包括氧化硅膜或氮化硅膜的单层或多层的栅极绝缘层M。在非晶硅层沉积在基底的前表面上之后，将非晶硅层图案化以形成非晶硅层图案 25。在绝缘膜形成在基底的前表面上之后，将绝缘膜图案化以形成从非晶硅层图案到沟道区的上部的蚀刻停止件26。在被注入高浓度杂质的非晶硅层形成在基底的前表面上之后，利用光致抗蚀剂图案和蚀刻停止件将该非晶硅层图案化，从而通过形成被注入高浓度杂质的非晶硅层图案27 来限定源/漏区。在导电金属被沉积在基底的前表面上之后，利用光致抗蚀剂图案和蚀刻停止件将导电金属图案化，从而通过形成源/漏电极观来完成底栅型薄膜晶体管。然而，具有如图IB中的Rl区域和图IC中的R2区域所示的普通结构的底栅型薄膜晶体管因为在元件中存在由栅电极23、栅极绝缘层M和源/漏电极观的层状结构构成的MIM(金属-绝缘体-金属)结构，并且在向这部分施加栅极电压的情况下在栅极绝缘层中发生电荷捕获等，所以在可靠性方面存在着问题。图2A是示出了根据第一示例性实施例的底栅型薄膜晶体管的平面图，图2B是沿着图2A中的A-A线截取的剖视图，图2C是沿着图2A中的B-B线截取的剖视图。参照图2A至图2C，在缓冲层122形成在诸如玻璃或塑料的透明绝缘基底121上并且在缓冲层上形成栅电极形成材料之后，将栅电极形成材料图案化以形成栅电极123。缓冲层起到防止在下面的基底中产生的杂质的湿气扩散的作用。在形成有栅电极123的基底上形成包括氧化硅膜或氮化硅膜的单层或多层的栅极绝缘层124，在栅极绝缘层上形成非晶硅层(未示出)。可以利用化学气相沉积或物理气相沉积来形成非晶硅层。此外，当形成非晶硅层时或者在形成非晶硅层之后，执行脱氢处理工艺或者可以执行降低氢的浓度的工艺。通过使非晶硅层晶化来形成多晶硅层(未示出)，并且通过将多晶硅层图案化来形成半导体层125。作为通过使用多晶硅来使非晶硅晶化的方法，有固化晶化、准分子激光晶化、金属诱导晶化和金属诱导横向晶化，固相晶化是在大约700°C或更低的温度下使非晶硅层退火达数个小时至数十小时的方法，其中，700°C或更低的温度是玻璃的变形温度，所述玻璃是形成使用薄膜晶体管的显示元件的基底的材料；准分子激光晶化是通过将准分子激光射入到硅层来局部加热硅层并使硅层在非常短的时间内在高温下晶化的方法；金属诱导晶化是利用这样一种现象的方法，即，通过使诸如镍、钯、金、铝等的金属接触非晶硅层或将上述金属注入到非晶硅层而使金属诱导非晶硅的相变的现象；金属诱导横向晶化是利用金属与硅相互反应并且在将生成的硅化物连续地传输到侧部的同时连续地诱导硅的晶化的方法来使硅层晶化的方法。然而，在本实施例中，晶化方法不受限制。在本实施例中，当通过将多晶硅层图案化来形成半导体层125时，半导体层125的长度L2比通过后面的工艺形成的源电极到漏电极的范围内的长度L1长，并且半导体层125 的宽度W2比源电极或漏电极的宽度W1大。在包括半导体层的基底的前表面上形成诸如氧化硅膜或氮化硅膜的绝缘膜并将该绝缘膜图案化，以形成蚀刻停止件126。通过沟道区来限定位于形成有蚀刻停止件126的区域的下部处的半导体层125。在包括蚀刻停止件126的基底上形成被注入高浓度杂质的硅层并将该硅层图案化以限定源/漏区127，形成源/漏电极形成材料并将其图案化以形成源/漏电极128。然而，即使在附图中没有示出，但是在顺序地形成被注入高浓度杂质的硅层及源/漏电极形成材料之后，可以通过同时蚀刻被注入高浓度杂质的硅层及源/漏电极形成材料来同时形成源/漏区和源/漏电极。当蚀刻被注入高浓度杂质的硅层或源/漏电极形成材料时，蚀刻停止件用来防止半导体层(具体地讲，沟道区)被蚀刻或受损。如上所述，通过利用蚀刻停止件蚀刻源/ 漏电极形成材料和被注入高浓度杂质的硅层来形成源/漏电极和源/漏区的工艺称作E/S (蚀刻停止件)蚀刻工艺。因此，可以制造出根据第一示例性实施例的底栅型薄膜晶体管。如上所述，半导体层125的长度L2比源电极到漏电极的范围内的长度L1长，半导体层125的宽度W2比源电极或漏电极的宽度W1大。在当前实施例中，源电极到漏电极的范围内的长度L1是指源电极的端部到漏电极的端部的范围内的长度中的最长长度。在当前实施例中，由于半导体层的长度大于源电极的端部到漏电极的端部的范围内的长度中的最长长度并且半导体层的宽度大于源/漏电极的宽度，所以源/漏电极形成在其上形成有半导体层的区域的范围内。在具有普通结构的底栅型薄膜晶体管中，由于半导体层的宽度小于源电极或漏电极的宽度并且半导体层的长度小于从源电极到漏电极的长度，所以如图IB中的Rl区域和图IC中的R2区域所示，在源电极或漏电极的下部形成了不存在半导体层的区域，在该区域中，在元件中存在由栅电极、栅极绝缘层和源/漏电极的层状结构形成的MIM(金属-绝缘体-金属)结构，从而在向这部分施加栅极电压的情况下，在栅极绝缘层中发生电荷捕获等，由此造成可靠性方面的问题。然而，在当前实施例中，由于源/漏电极形成在形成有半导体层的区域的范围内， 所以如图2B中的R3区域和图2C中的R4区域所示，结构是半导体层125插入到栅电极123 和源/漏电极1 之间的所有区域中，从而在元件中不存在像普通结构一样的由栅电极、栅极绝缘层和源/漏电极的层状结构形成的MIM(金属-绝缘体-金属)结构。同时，图4是根据第一示例性实施例的底栅型薄膜晶体管的示例性变型。如图4所示，可通过形成蚀刻停止件1 来形成偏移区域(offset region)，使得蚀刻停止件的长度大于栅电极123'的长度。偏移区域是指栅电极的端部到位于源/漏电极的下部的源/漏区与半导体层接触的区域的范围内的区域。基本来讲，偏移区域没有被掺杂，并且可以包括LDD(轻掺杂漏极)区或LDS(轻掺杂源极)区。由于在本领域这点是清楚的，所以将省略对它的详细描述。图3是包括根据第一示例性实施例的底栅型薄膜晶体管的有机发光二极管 (OLED)显示器的剖视图。参照图3，在包括根据第一示例性实施例的薄膜晶体管的基底121的前表面上形成绝缘膜130。可利用作为无机膜的氧化硅膜、氮化硅膜和玻璃上旋涂的膜中的任何一种来形成绝缘膜130，或者可以利用作为有机膜的聚酰亚胺、苯并环丁烯系列树脂和丙烯酸酯中的任何一种来形成绝缘膜130。此外，可以利用无机膜和有机膜的层状结构来形成绝缘膜 130。通过蚀刻绝缘膜130来形成暴露源电极或漏电极128的通孔。通过该通孔形成连接到源电极和漏电极中的任何一个的第一电极140。可将第一电极140形成为阳极或阴极。在第一电极140是阳极的情况下，阳极可以包括由ITO(氧化铟锡)、IZO(氧化铟锌) 和ITZO(氧化铟锡锌)中的任何一种制成的透明导电层，在第一电极140是阴极的情况下， 可以利用Mg、Ca、Al、Ag、Ba或它们的合金来形成阴极。随后，在第一电极140上形成具有暴露第一电极的一部分的开口的像素限定膜 150，并且在暴露的第一电极上形成包括发射层的有机膜层160。有机膜层160还可以包括从由空穴注入层(HIL)、空穴传输层(HTL)、空穴抑制层、电子抑制层、电子注入层(EIL)和电子传输层(ETL)组成的组中选择的一个或多个层。在有机膜层上形成第二电极170。第二电极170可以为阳极或阴极，在第二电极170是阳极的情况下，阳极可以包括由ΙΤ0、ΙΖ0 和ITZO中的任何一种制成的透明导电层，在第二电极170是阴极的情况下，可以利用Mg、 Ca、Al、Ag、Ba或它们的合金来形成阴极。因此，完成了有机发光二极管(OLED)显示器。图5A是根据第二示例性实施例的底栅型薄膜晶体管的剖视图，图5B是包括根据第二示例性实施例的底栅型薄膜晶体管的有机发光二极管(OLED)显示器的剖视图。除了以下的描述之外，根据第二示例性实施例的底栅型薄膜晶体管和有机发光二极管(OLED)显示器可以与第一示例性实施例相同。参照图5A，在缓冲层222形成在诸如玻璃或塑料的透明绝缘基底221上并且在缓冲层上形成栅电极形成材料之后，将栅电极形成材料图案化以形成栅电极223。接下来，在形成有栅电极223的基底上形成包括氧化硅膜或氮化硅膜的单层或多层的栅极绝缘层224。此后，在非晶硅层(未示出)形成在栅极绝缘层上之后，通过使非晶硅层晶化来形成多晶硅层(未示出)，并且通过将多晶硅层图案化来形成半导体层225。在第二示例性实施例中，与第一示例性实施例一样，当通过图案化多晶硅层来形成半导体层225时，半导体层225的长度比通过后面的工艺形成的源电极到漏电极的范围内的长度长，并且半导体层225的宽度比源电极或漏电极的宽度大。接下来，在基底上，形成被注入高浓度杂质的硅层并将该硅层图案化来限定源/ 漏区227，然后形成源/漏电极形成材料并将该源/漏电极形成材料图案化来形成源/漏电极228。然而，即使在附图中没有示出，但是在顺序地形成被注入高浓度杂质的硅层和源/ 漏电极形成材料之后，可以通过同时蚀刻被注入高浓度杂质的硅层和源/漏电极形成材料来同时形成源/漏区和源/漏电极。当形成源/漏区和源/漏电极时，除了蚀刻被注入高浓度杂质的硅层和源/漏电极形成材料之外，还通过进一步蚀刻半导体层的一部分来限定沟道区，并且如上所述，通过蚀刻半导体层的一部分、被注入高浓度杂质的硅层和源/漏电极形成材料以去除它们来形成每个区域的工艺称作E/B(回蚀)蚀刻工艺。因此，可以制造出根据第二示例性实施例的底栅型薄膜晶体管。参照图5B，在包括根据第二示例性实施例的薄膜晶体管的基底221的前表面上形成绝缘膜230。通过蚀刻绝缘膜230来形成暴露源电极或漏电极228的通孔，并且形成通过通孔连接到源电极和漏电极中的任何一个的第一电极240。在第一电极240上形成具有暴露第一电极的一部分的开口的像素限定膜250，并且在暴露的第一电极上形成包括发射层的有机膜层沈0。随后，通过在有机膜层上形成第二电极270来完成有机发光二极管(OLED)显示器。图6A是示出了根据第三示例性实施例的底栅型薄膜晶体管的平面图，图6B是沿着图6A中的C-C线截取的剖视图。除了以下的描述之外，根据第三示例性实施例的底栅型薄膜晶体管和有机发光二极管(OLED)显示器可以与第一示例性实施例相同。参照图6A和图6B，在缓冲层322形成在诸如玻璃或塑料的透明绝缘基底321上并
8且在缓冲层上形成栅电极形成材料之后，将栅电极形成材料图案化以形成栅电极323。在形成有栅电极323的基底上形成包括氧化硅膜或氮化硅膜的单层或多层的栅极绝缘层324，在栅极绝缘层上形成非晶硅层(未示出)。通过使非晶硅层晶化来形成多晶硅层(未示出)，并且通过将多晶硅层图案化来形成半导体层325。在包括半导体层的基底的前表面上形成诸如氧化硅膜或氮化硅膜的绝缘膜并且将该绝缘膜图案化，以形成蚀刻停止件326。通过形成有蚀刻停止件326的区域的下部处的半导体层325来限定沟道区。随后，在包括蚀刻停止件326的基底上，形成被注入高浓度杂质的硅层并将该硅层图案化来限定源/漏区327，并且形成源/漏电极形成材料并将该源/漏电极形成材料图案化来形成源电极328a和漏电极328b。如图6A所示，构成源电极328a和漏电极328b，从而在半导体层的中心区域中设置源电极并且漏电极在半导体层的外部区域中以U字形式围绕源电极，从而改进了沟道区的宽度。在第三示例性实施例中，由于漏电极围绕源电极，所以源电极设置在漏电极中，并且源电极形成在形成有半导体层的区域的范围内。因此，在第三示例性实施例中，漏电极和半导体层之间的位置关系是重要的，半导体层325的长度L2比漏电极的长度L1长，并且半导体层325的宽度W2比漏电极的宽度W1 大。在当前实施例中，漏电极的长度L1是指漏电极的一端到漏电极的另一端的范围内的长度中的最长长度，漏电极的宽度W1是指漏电极的一端到漏电极的另一端的范围内的宽度中的最大宽度。在第三示例性实施例中，由于源电极设置在漏电极中并且半导体层的长度比漏电极的长度大且半导体层的宽度比漏电极的宽度大，所以源/漏电极形成在形成有半导体层的区域的范围内，使得结构是半导体层325插入到栅电极323与源电极328a和漏电极328b 之间的所有区域中。图7是示出了根据第四示例性实施例的交错型薄膜晶体管的剖视图。除了以下的描述之外，根据第四示例性实施例的薄膜晶体管可以与第一示例性实施例相同。参照图7，在缓冲层410形成在诸如玻璃或塑料的透明绝缘基底400上并且在缓冲层上形成源/漏电极形成材料之后，将源/漏电极形成材料图案化来形成源/漏电极420。在源/漏电极420上形成包括被注入高浓度杂质的硅的源/漏区430，并且在包括源/漏区的基底上形成非晶硅层(未示出)。通过使非晶硅层晶化来形成多晶硅层(未示出)，通过图案化多晶硅层来形成半导体层440。源/漏电极形成在形成有半导体层的区域的范围内。因此，结构是半导体层插入到如随后描述的栅电极和源/漏电极之间的所有区域中。在包括半导体层的基底的前表面上形成栅极绝缘层450，并且在栅极绝缘层450 上形成栅电极460。因而，可以制造出根据第四示例性实施例的交错型薄膜晶体管。在下文中，将描述根据当前实施例的底栅型薄膜晶体管的可靠性的改善。
图8是示出了阈值电压(Vth)根据源/漏电流(Ids)的变化而变化的曲线图。图8示出了在施加IOV的源漏电压(Vds)，设置源/漏电流(Ids)为0. 5μΑ、1μΑ、 2 μ Α、5 μ A和10 μ A并且施加栅极电压(Vg)达1小时之后测量阈值电压的变化(Δ Vth)的曲线图，X表示具有普通结构的底栅型薄膜晶体管的特性，Y表示根据当前实施例的底栅型薄膜晶体管的特性。参照图8，在具有普通结构的底栅型薄膜晶体管的情况下，阈值电压在源/漏电流为初始量(hi)时为大约1.65V，并且在源/漏电流为1(^六时为大约1. 11V，这表明阈值电压的变化量(AVth)对应于大约-0. 54V0然而，在根据当前实施例的底栅型薄膜晶体管的情况下，阈值电压在源/漏电流为初始量(Ini)时为大约0.47V，并且在源/漏电流为10 μ A 时为大约0. 52V，这表明阈值电压的变化量(AVth)对应于大约0. 05V，从而在根据当前实施例的底栅型薄膜晶体管的情况下，由于阈值电压的变化根据源/漏电流的变化几乎没所以显著地改善了可靠性。图9是示出了阈值电压(Vth)根据时间(S)的变化的曲线图。图9是测量阈值电压根据时间的变化的曲线图，其中，仅施加20V的栅极电压 (Vg)，X表示具有普通结构的底栅型薄膜晶体管的特性，Y表示根据当前实施例的底栅型薄膜晶体管的特性。参照图9，在具有普通结构的底栅型薄膜晶体管的情况下，阈值电压在初始状态 (0)时为大约0. 19V，并且在10 X IO3 (S)时为大约-1. 11V，这表明阈值电压的变化量(AVth) 对应于大约-1. 3V。然而，在根据当前实施例的底栅型薄膜晶体管的情况下，阈值电压在初始状态(0)时为大约0.49V，并且在IOXlO3(S)时为大约0.05V，这表明阈值电压的变化量 (AVth)对应于大约-0. 44V，从而在根据当前实施例的底栅型薄膜晶体管的情况下，由于阈值电压的根据时间的变化是普通结构的底栅型薄膜晶体管的情况的三分之一，从而改善了可靠性。虽然已经结合目前被认为是实际的示例性实施例描述了本公开，但是应该理解的是，实施例不限于公开的实施例，而是相反，实施例意图覆盖包括在权利要求书的精神和范围内的各种修改和等同布置。
权利要求
1.一种薄膜晶体管，所述薄膜晶体管包括栅电极、半导体层和源/漏电极，其中，源/漏电极设置在形成有半导体层的区域中。
2.如权利要求1所述的薄膜晶体管，其中，半导体层包含多晶硅。
3.如权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括源/漏区，所述源/漏区形成在半导体层的上部的预定区域中，其中，源/漏区是已被注入高浓度杂质的硅。
4.如权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括源/漏区，所述源/漏区形成在半导体层的下部的预定区域中，其中，源/漏区是已被注入高浓度杂质的硅。
5.如权利要求1所述的薄膜晶体管，所述薄膜晶体管还包括蚀刻防止层，所述蚀刻防止层形成在半导体层的预定区域中并限定沟道区。
6.一种显示装置，所述显示装置包括如权利要求1至5中的任意一项权利要求所述的薄膜晶体管。
7.一种薄膜晶体管，所述薄膜晶体管包括 基底；栅电极，所述栅电极设置在基底的上部上；栅极绝缘层，所述栅极绝缘层设置在栅电极上；半导体层，所述半导体层设置在栅极绝缘层上；源/漏区，所述源/漏区设置在半导体层的上部的预定区域中；源/漏电极，所述源/漏电极电连接到源/漏区，其中，半导体层插入到栅电极和源/漏电极之间的所有区域中。
8.如权利要求7所述的薄膜晶体管，其中 半导体层的长度比从源电极到漏电极的长度长。
9.如权利要求8所述的薄膜晶体管，其中从源电极到漏电极的长度是从源电极的端部到漏电极的端部的长度中的最长长度。
10.如权利要求7所述的薄膜晶体管，其中 半导体层的宽度比源电极或漏电极的宽度大。
11.如权利要求7所述的薄膜晶体管，其中源电极设置在半导体层的中心区域中，呈U形的漏电极在半导体层的外部区域中围绕源电极。
12.如权利要求11所述的薄膜晶体管，其中 半导体层的长度比漏电极的长度长，并且半导体层的宽度比漏电极的宽度大。
13.如权利要求12所述的薄膜晶体管，其中漏电极的长度是从漏电极的一端到漏电极的另一端的长度中的最长长度，漏电极的宽度是从漏电极的一端到漏电极的另一端的宽度中的最长宽度。
14.一种显示装置，所述显示装置包括如权利要求7至13中的任意一项权利要求所述的薄膜晶体管。
15.一种薄膜晶体管，所述薄膜晶体管包括 基底；源/漏电极，所述源/漏电极设置在基底的上部上；源/漏区，所述源/漏区设置在源/漏电极上；半导体层，所述半导体层设置在源/漏区的上部上；栅极绝缘层，所述栅极绝缘层设置在包括半导体层的基底的前表面上；栅电极，所述栅电极设置在栅极绝缘层上，其中，半导体层插入到栅电极和源/漏电极之间的所有区域中。
16.如权利要求15所述的薄膜晶体管，其中 源/漏电极设置在形成有半导体层的区域上。
17.一种显示装置，所述显示装置包括如权利要求15至16中的任意一项权利要求所述的薄膜晶体管。
全文摘要
描述的技术总体涉及一种薄膜晶体管和一种包括该薄膜晶体管的显示装置，该薄膜晶体管包括栅电极、半导体层和源/漏电极，其中，源/漏电极设置在形成有半导体层的区域的范围内。因此，当前实施例可以提供这样一种薄膜晶体管，在该薄膜晶体管中，因为阈值电压的变化量小，所以可靠性优异。
文档编号H01L29/786GK102214677SQ201110094630
公开日2011年10月12日 申请日期2011年4月7日 优先权日2010年4月12日
发明者崔埈厚, 崔宝京, 文相皓, 曹圭湜, 朴容焕, 李仑揆, 李源规, 梁泰勋, 申旼澈, 秋秉权 申请人:三星移动显示器株式会社