专利名称：沉积栅介质的方法、制备mis电容的方法及mis电容的制作方法
技术领域：
本发明涉及一种半导体领域，特别涉及一种沉积栅介质的方法、制备MIS电容的方法及MIS电容。
背景技术：
随着微电子技术的飞速发展，SiO2栅介质层的厚度越来越薄，当SiA栅氧化层厚度小于Inm时，由直接隧穿引起的漏电流将大到使器件失效的程度，而且，超薄SiA栅介质层在长期可靠性、硼穿透以及均勻性等方面也受到限制。目前，克服这些限制的有效方法之一是采用高介电常数的新型绝缘介质材料(high-k材料)。采用high-k材料以后，在保证对沟道有相同控制能力的条件下，可使栅介质层的物理厚度增大，从而可以有效克服这些限制。氧化铪(HfO2)因其具有较大的介电常数K( 25)、与衬底Si之间具有良好的热稳定性以及相对较大的禁带宽度而成为最具有前景的栅氧化物之一。原子层淀积(ALD)是最有可能淀积高质量High-k栅介质层的方法，主要是因为它有自限制的薄膜生长特性，能精确地控制生长薄膜的厚度和化学组分，而且淀积的薄膜具有很好的均勻性和保形性，因而被业内普遍认为是生长栅介质材料的首选方法。等离子体增强原子层沉积(PEALD)与常规的ALD热生长模式相比，其可以利用等离子体提高反应物的活性，且具有更宽的反应温度窗口，使沉积获得的薄膜更加致密。然而，现有采用常规ALD 或PEALD生长的HfO2薄膜，其与衬底之间不可避免的存在一层低介电常数的SiO2层，并且该层SiO2会在退火过程中进一步生长。此外，HfO2薄膜中通常会存在大量的氧空位，这些因素将导致等效栅氧厚度(EOT)的增加及电学特性的恶化。因此，急需要解决现有制备栅介质层所存在的问题。
发明内容
本发明的目的在于提供一种沉积栅介质的方法，以减小等效栅氧厚度，提高电学性能。本发明的另一目的在于提供一种MIS电容及制备MIS电容的方法。为了达到上述目的及其他目的，本发明提供的等离子体增强原子层沉积栅介质的方法，包括步骤1)采用O2等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层；幻采用等离子增强原子层沉积法在所述含氮的氧化层表面生长高介电常数的栅介质层，在该栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层。本发明提供一种制备MIS电容的方法，包括步骤a)采用&等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层； b)采用等离子增强原子层沉积法在包含所述氧化层的半导体结构表面生长高介电常数的栅介质层，在该栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层；c) 在沉积有栅介质层的半导体结构的上下表面分别形成金属电极。
4
本发明提供一种MIS电容，其特征在于在两金属电极之间依序包含有半导体衬底、介电常数高于SiO2的缓冲层以及栅介质层。综上所述，本发明的等离子体增强原子层沉积栅介质的方法利用A等离子体和含氮的等离子体对Si衬底进行预处理，以便在在栅介质层的界面处形成一层介电常数相对较高的缓冲层(BL)，由此可有效减小等效栅氧厚度，提高电学性能。
图Ia与Ib为本发明的等离子体增强原子层沉积栅介质的方法的流程图。图2为本发明的MIS电容结构示意图。
具体实施例方式以下将结合附图来对本发明进行详细描述。本发明的等离子体增强原子层沉积栅介质的方法包括以下步骤首先，对一半导体衬底进行清洗。例如，将一切割好的Si衬底放入 (NH4OH H2O2 H2O = 2 1 7)溶液中超声清洗15分钟，以去除Si衬底表面的金属污染物，接着再用去离子水漂洗，然后将Si衬底放入稀释的HF溶液中(HF H2O=I 50)3min 左右，以去除Si衬底表面氧化物，随后再用去离子水清洗Si衬底表面，最后用酒精脱水，由此，完成对该Si衬底的清洗。接着，将清洗过的半导体衬底采用A等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层。例如，将前述已经酒精脱水的Si衬底立即装入已经加热到75°C的PEALD反应腔内，并通入Ar气作为保护气体，并调节PEALD反应腔中横向及纵向的载气气流匹配；接着， 在PEALD系统中以化等离子体对Si衬底进行预处理，以去除Si衬底表面吸附的杂质气体，并在Si衬底表面形成超薄的SW2层。优选的，A等离子体功率控制在75w-100w之间， 作用时间控制在k以内，以控制所形成的S^2层的厚度，避免在Si衬底表面形成较厚的 SiO2,不利于后续获得较低EOT的栅介质薄膜；接着，再将PEALD反应腔升温至150°C，并以 NH3等离子体对衬底Si衬底进行预处理，优选的，功率控制在150w-200w之间，作用时间控制在30s以上，以保证氮元素有效的掺入，由此，经过上述预处理的Si衬底表面就形成了一层含氮的氧化层，如图Ia所示。接着，采用等离子增强原子层沉积法在包含所述氧化层的半导体结构表面生长高介电常数的栅介质层，在栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层。作为一种优选，所述栅介质层包括HfO2栅介质层，所述缓冲层包括含氮的铪硅酸盐层。例如，对前述形成了含氮的氧化层的Si衬底，利用PEALD方法沉积3 5nm厚的 HfO2栅介质层，而PEALD反应的第一个循环应先通入足够的铪源(TEMAH)，以保证在界面处生成含氮的铪硅酸盐层，也就是使含氮的S^2层转变为含氮的铪硅酸盐层，从而在HfO2栅介质层下部形成了缓冲层，如图Ib所示。作为一种优选，在形成了所述栅介质层后，还可对所述栅介质层进行A等离子体后处理，以填充所述栅介质层中的氧空位，以减小栅介质中的缺陷密度及降低栅介质的漏电流。例如，对前述已形成的HfO2栅介质层原位进行&等离子体后处理，处理功率为 150w，作用时间控制在30 60s之间，使该HfO2栅介质层的缺陷密度及漏电流降低。此外，继续在上述已形成了栅介质层的半导体结构的上下表面分别形成金属电极，由此即可制备形成MIS电容。例如，如图2所示，在前述具有HfO2栅介质层的Si衬底结构的上表面，利用直径为IOOum的金属掩膜溅射生长IOOnm厚的Au作为MIS电容的上电极，随后再在Si衬底结构的背面溅射生长IOOnm厚的AL作为MIS电容的背电极。由此，形成的MIS电容的结构如图2所示，所述MIS电容包括金属铝电极、Si衬底层作为缓冲层的铪硅酸盐层、HfO2栅介质层以及金电极。其中，作为一种优选，MIS电容的HfO2栅介质层的厚度为3 5nm，铪硅酸盐层的厚度在Inm以下。综上所述，本发明的等离子体增强原子层沉积栅介质的方法通过对清洁的Si衬底表面进行A等离子体处理，从而在Si衬底表面形成一层超薄Sio2,接着采用氨等离子体处理Si衬底表面并随后采用PEALD模式生长Η 2栅介质层，此时Si衬底表面与HfO2栅介质层之间将会形成一层由含氮的铪硅酸盐组成的缓冲层(BL)，这层BL将改善HfO2Si衬底与Si衬底之间的界面特性及阻止EOT的增加，并采用氧等离子体后处理来填充HfO2Si栅介质层中存在的大量氧空位，经过氧等离子体后处理的HfO2栅介质层具有较小的缺陷密度以及漏电流密度。上述实施例仅列示性说明本发明的原理及功效，而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下，对上述实施例进行修改。因此，本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种等离子体增强原子层沉积栅介质的方法，其特征在于包括步骤1)采用O2等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层；2)采用等离子增强原子层沉积法在所述含氮的氧化层表面生长高介电常数的栅介质层，在该栅介质层生长过程中，所述氧化层转变为介电常数高于S^2的缓冲层。
2.如权利要求1所述的等离子体增强原子层沉积栅介质的方法，其特征在于还包括步骤3)对所述栅介质层进行A等离子体后处理，以填充所述栅介质层中的氧空位。
3.如权利要求1或2所述的等离子体增强原子层沉积栅介质的方法，其特征在于步骤1)中，采用A等离子体及NH3等离子体对对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层。
4.如权利要求1或2所述的等离子体增强原子层沉积栅介质的方法，其特征在于所述栅介质层包括HfO2栅介质层，所述缓冲层包括含氮的铪硅酸盐层。
5.一种制备MIS电容的方法，其特征在于包括步骤a)采用O2等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层；b)采用等离子增强原子层沉积法在包含所述氧化层的半导体结构表面生长高介电常数的栅介质层，在该栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层；c)在沉积有栅介质层的半导体结构的上下表面分别形成金属电极。
6.如权利要求5所述的制备MIS电容的方法，其特征在于在步骤b)中还包括对所述栅介质层进行α等离子体后处理，以填充所述栅介质层中的氧空位的步骤。
7.如权利要求5或6所述的制备MIS电容的方法，其特征在于步骤a)中，采用O2等离子体及NH3等离子体对对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层。
8.如权利要求5或6所述的制备MIS电容的方法，其特征在于所述栅介质层包括HfO2 栅介质层，所述缓冲层包括含氮的铪硅酸盐层。
9.如权利要求5或6所述的制备MIS电容的方法，其特征在于在沉积有栅介质层的半导体结构的栅介质层表面形成的金属电极为金电极，在沉积有栅介质层的半导体结构的另一表面形成金属电极为铝电极。
10.一种MIS电容，其特征在于在两金属电极之间依序包含有半导体衬底、介电常数高于SiO2的缓冲层以及栅介质层。
11.如权利要求10所述的MIS电容，其特征在于所述栅介质层包括HfO2栅介质层，其厚度为3 5nm。
12.如权利要求10或11所述的MIS电容，其特征在于所述缓冲层为含氮的铪硅酸盐层，其厚度在Inm以下。
13.如权利要求10或11所述的MIS电容，其特征在于与所述半导体衬底接触的金属电极的材料包括铝。
14.如权利要求10或11所述的MIS电容，其特征在于与所述栅介质层接触的金属电极的材料包括金。
全文摘要
本发明提供一种沉积栅介质的方法、制备MIS电容的方法及MIS电容。其中，在沉积栅介质的方法中，首先采用O2等离子体及包含氮元素的等离子体对半导体衬底表面进行预处理，以便在所述半导体表面形成含氮的氧化层；接着，采用等离子增强原子层沉积法在所述含氮的氧化层表面生长高介电常数的栅介质层，且在该栅介质层生长过程中，所述氧化层转变为介电常数高于SiO2的缓冲层，在此基础上，再在已形成的半导体结构上下表面形成金属电极，由此便制备形成了MIS电容。本发明的优点在于缓冲层的存在可以有效改善半导体材料与高k的栅介质层之间的界面特性，而且可以减少等效栅氧厚度(EOT)的增加，提高电学性能。
文档编号H01L29/94GK102226270SQ201110110338
公开日2011年10月26日 申请日期2011年4月29日 优先权日2011年4月29日
发明者何大伟, 俞跃辉, 夏超, 宋朝瑞, 徐大伟, 王中健, 程新红 申请人:中国科学院上海微系统与信息技术研究所