专利名称：半导体器件制造方法
技术领域：
本发明涉及半导体制造技术领域，更具体地说，涉及一种半导体器件制造方法。
背景技术：
随着半导体器件的飞速发展，器件的尺寸越来越趋于小型化。当器件的特征尺寸在 O. 16 μ m O. 18 μ m 之间时，米用娃局部氧化(Local Oxidation of Silicon, LOCOS)对有源区进行隔离已不能满足要求，取而代之的是浅槽隔离(Shallow Trench Isolation,STI)工艺。STI工艺一般包括以下三个步骤I、槽刻蚀首先在基底表面依次形成垫氧化层、硬掩膜层，接着利用具有沟槽图案 的掩膜版通过曝光、显影、刻蚀等步骤在所述基底内形成浅沟槽。2、介质层填充首先在浅沟槽内部通过氧化工艺生长衬垫氧化层，接着采用高密度等离子体化学气相沉积(High Density Plasma Chemical Vapor Deposition, HDPCVD)方法在基底上形成介质层，该介质层覆盖所述沟槽及硬掩膜层。3、介质层平坦化对所述介质层进行化学机械研磨(Chemical MechanicalPolishing, CMP)，以所述硬掩膜层作为研磨终点层。由STI工艺形成的浅槽隔离区与后续形成的有源区的交接处常存在倒三角形的尖角，参考图1，图I中示出了浅槽隔离区I和有源区2交接处的倒三角形的尖角3，该倒三角形尖角3的存在将会对漏极电流造成一定的影响。参考图2，图2为图I中所示半导体器件的俯视图，由于器件的浅槽隔离区I与有源区2的交接处存在倒三角形的尖角3，因此，当器件开启后(Vg > Vt)，随着漏极电压的逐渐增加，并当其增大到某一特定值时，这时源漏之间的电流除了箭头4所指示的沟道导通电流Ids之外，还包括因“倒三角形尖角”3而形成的、箭头5所指示的电流；之后随着漏极电压的继续增大，箭头4所指示的沟道导通电流Ids又逐渐占据了主导地位。参考图3，图3示出了半导体器件(以MOS器件为例进行说明)在不同衬底偏压下的ID-VD(漏极电流-漏极电压)特性曲线。由图可知，随着MOS器件漏极电压的增大，在某一特定值将会产生一个尖端(hump)，随着MOS器件漏极电压的继续增大，该器件的ID-VD特性曲线又恢复正常。该尖端的形成归因于器件上浅槽隔离区与有源区的交接处形成的倒三角形尖角，一般将半导体器件的ID-VD特性曲线上的尖端的产生称为“尖峰效应”。对衬底所加的偏压越大，所述“尖峰效应”越明显。为了解决半导体器件ID-VD特性曲线上的“尖峰效应”，现有工艺中经常采用的做法为在STI工艺的槽刻蚀之后、介质层填充之前，采用磷酸(H3PO4)漂洗掉部分硬掩膜层(一般为氮化硅层)。参考图4，图4示出了采用传统工艺及现有工艺制备半导体器件过程中器件的剖面结构对比示意图。图中al、bl、cl对应传统工艺中未采用磷酸漂洗硬掩膜层的工艺步骤，a2、b2、c2对应现有工艺中采用磷酸漂洗部分硬掩膜层后的工艺步骤。al中示出了所形成的硬掩膜层11及浅沟槽12，a2中示出了采用磷酸漂洗了部分硬掩膜层后剩余的硬掩膜层21及浅沟槽22，很明显，对比al来说，a2中残留在有源区上的硬掩膜层21“收缩” 了 ；bl和b2中分别示出了在浅沟槽内填充的介质层13和23 ;对介质层13和23分别进行化学机械研磨，得到Cl和c2所示结构，由Cl和c2可明显看出，采用现有工艺所形成的倒三角形尖角24比传统工艺中所形成的倒三角形尖角14在很大程度上得到了减轻，好像尖角被“提高”了一样，从而可改善器件的“尖峰效应”。虽然上述方法可以改善器件的“尖峰效应”，但是由于需要在STI工艺中增加磷酸漂洗这一步骤，因此，整个工艺流程时间加长，进而不利于产品产量的提高。
发明内容
有鉴于此，本发明提供一种半导体器件制造方法，该方法不仅能够改善器件的“尖峰效应”，而且工艺流程时间较短，可极大地提高产品的产量。为实现上述目的，本发明提供如下技术方案一种半导体器件制造方法，该方法包括 提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层；对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。优选的，上述方法中，对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求，具体包括测量所述垫氧化层的厚度，并将此厚度记为初始厚度；在预先建立的厚度范围与漂洗时间的对应关系表中找到所述初始厚度所对应的漂洗时间；对所述垫氧化层进行漂洗，且漂洗进行的时间为上一步骤中所找到的初始厚度所对应的漂洗时间。优选的，上述方法中，所述厚度范围与漂洗时间的对应关系表是根据所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图而得。优选的，上述方法中，预先建立厚度范围与漂洗时间的对应关系表，具体包括提供垫氧化层被漂洗的时间与漂洗速率的关系图；根据所述垫氧化层被漂洗的时间与漂洗速率的关系图，建立垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图；根据预设厚度范围及所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图，建立厚度范围与漂洗时间的对应关系表，以使得根据该对应关系表对垫氧化层进行相应时间的漂洗后能够保证所剩余的垫氧化层的厚度在所述预设厚度范围内。优选的，上述方法中，对所述垫氧化层进行漂洗之后，还包括测量漂洗后剩余的垫氧化层的厚度；校验所述剩余的垫氧化层的厚度是否在预设厚度范围内。优选的，上述方法中，采用氢氟酸溶液对所述垫氧化层进行漂洗。优选的，上述方法中，所述氢氟酸溶液中水与氢氟酸的体积比为100 I。优选的，上述方法中，所述预设厚度范围为70A 90A。优选的，上述方法中，对所述垫氧化层进行部分漂洗之后，还包括在基底上形成有源区。
优选的，上述方法中，所述垫氧化层为二氧化硅层。从上述技术方案可以看出，本发明所提供的半导体器件制造方法包括提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层；对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。相对现有技术来说，本发明并未完全漂洗掉垫氧化层，而是漂洗了部分垫氧化层，漂洗部分垫氧化层不会触及垫氧化层的底部，进而不会将倒三角形尖角部位撑大；且本发明省去了基底清洗及氧化层的生长这两个工艺步骤，而对基底进行清洗及氧化层的生长均会使器件上的倒三角形尖角被撑大，因此，本发明所提供的半导体器件制造方法，避免了倒三角形尖角被撑大，从而可改善器件的“尖峰效应”。且本发明所提供的半导体器件制造方法，一方面在STI工艺中不需要增加磷酸漂洗的步骤；另一方面在浅槽隔离区形成后，只漂洗了部分垫氧化层，相比现有工艺中完全漂洗掉垫氧化层来说节省了漂洗时间，且本发明还省去了进炉管前对基底的清洗以及在炉管内生长氧化层的步骤，故，按本发明所提供的方法可节省工艺流程，进而缩短产品的生产时间，提闻广量。 除此之外，本发明所提供的方法还可节约生产成本。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中常见的包含浅槽隔离区和有源区的半导体器件的剖面结构示意图；图2为图I中所示半导体器件的俯视图；图3为现有技术所提供的一种MOS器件在不同衬底偏压下的ID-VD特性曲线图；图4为采用传统工艺及现有工艺制备半导体器件过程中器件的剖面结构对比示意图；图5为本发明实施例所提供的一种半导体器件制造方法的流程示意图；图6为本发明实施例所提供的采用氢氟酸溶液对垫氧化层进行漂洗时漂洗时间与漂洗掉的厚度的关系曲线图；图7为本发明实施例所提供的一种厚度范围与漂洗时间的对应关系表；图8为采用传统工艺和采用本发明所提供的方法制造半导体器件过程中器件的剖面结构对比示意图；图9为采用本发明所提供的方法所制造出来的半导体器件在不同衬底偏压下的ID-VD特性曲线图。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
背景技术：
部分详细描述了采用磷酸漂洗硬掩膜层可以改善器件的“尖峰效应”，但这样将增加工艺步骤，进而不利于产品产量的提高。因此，本发明从另一角度出发，在不增加磷酸漂洗工艺步骤的基础上，实现减轻倒三角形的尖角，进而改善器件的“尖峰效应”。现有技术中在采用STI工艺形成浅槽隔离区后，去除硬掩膜层，然后完全漂洗掉垫氧化层，对基底进行清洗，之后将基底放入炉管中在基底上生长氧化层等，发明人发现，此处对垫氧化层进行完全漂洗、对基底进行清洗及氧化层的生长均会使得器件上的倒三角形尖角被撑大，因此，本发明跳出传统思维，不再采用现有工艺中的普遍做法，而是对STI 工艺后的几个步骤进行改进，进而实现减轻倒三角形的尖角，达到改善器件“尖峰效应”的 目的。本发明所提供的半导体器件制造方法包括提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层；对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。由上可知，本发明在STI工艺后，对基底上的垫氧化层进行部分漂洗，且保证漂洗后剩余垫氧化层的厚度满足预设要求，而部分漂洗不会漂洗到垫氧化层的底部，因此可避免倒三角形尖角被撑大，再有，本发明中省去了对基底进行清洗和使基底在炉管内进行氧化生长的工艺步骤，而由于基底清洗及氧化层的生长均会使器件上的倒三角形尖角被撑大，故本发明所提供的方法能够避免器件上的倒三角形尖角被撑大，进而可改善器件的“尖峰效应”。除此之外，本发明所提供的方法由于只漂洗了部分垫氧化层，因此，相对现有技术中的完全漂洗掉垫氧化层来说，节省了漂洗时间；而且本发明中还节省了基底清洗及生长氧化层的工艺步骤，节省了工艺流程，节省了生产时间，因此可极大地提高产品的产量。再有，由于节省了漂洗时间，节省了工艺步骤，因此，也必然节省了工艺中的生产成本。下面结合具体实施例详细描述本发明所提供的半导体器件制造方法。参考图5，图5为本发明实施例所提供的一种半导体器件制造方法的流程示意图，该方法具体包括如下步骤步骤SI :提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域
上的垫氧化层。所述基底可以为硅衬底，本步骤中已经在基底上形成了浅槽隔离区，具体工艺步骤包括在基底表面依次形成垫氧化层及硬掩膜层，然后通过光刻、刻蚀工艺在基底内形成浅槽；在所述浅槽内形成介质层；以所述硬掩膜层为研磨终点层对所述介质层进行化学机械研磨；之后去除所述硬掩膜层。本发明实施例中所述垫氧化层为二氧化硅层，所述硬掩膜层为氮化娃层。步骤S2 :对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。本发明实施例摈弃传统工艺中的完全漂洗掉垫氧化层、清洗基底和炉管内生长氧化层的工艺步骤，而是对垫氧化层进行部分漂洗，从而可避免后续的基底清洗及生长氧化层的工艺步骤，但是，由于各批次之间垫氧化层厚度的不同(因前面工艺中对介质层进行CMP和去除硬掩膜层而导致)，因此，应该采用相应手段保证漂洗后剩余垫氧化层的厚度相同或在预设的某一厚度范围内，这样才能保证器件参数的稳定性。因此，本实施例中对垫氧化层进行部分漂洗，具体可以包括如下几个步骤步骤S21 :测量所述垫氧化层的厚度，并将此厚度记为初始厚度。本步骤中采用KLA-F5X膜厚量测机台对所述垫氧化层的厚度进行测量，并将所测量的厚度记录为初始厚度。步骤S22 :在预先建立的厚度范围与漂洗时间的对应关系表中找到所述初始厚度所对应的漂洗时间。 在本步骤之前，首先需要建立厚度范围与漂洗时间的对应关系表，所述对应关系表是根据垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图而得，该对应关系表的具体建立步骤如下首先，提供垫氧化层被漂洗的时间与漂洗速率的关系图。本发明实施例中采用氢氟酸溶液对所述垫氧化层进行漂洗，考虑到漂洗过程中会消耗氢氟酸，因此，漂洗速率并非一成不变，而是随着时间的推移逐渐减小。其次，根据所述垫氧化层被漂洗的时间与漂洗速率的关系图，建立垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图。参考图6，图6示出了采用氢氟酸溶液对垫氧化层进行漂洗时漂洗时间与漂洗掉的厚度的关系曲线图，由于漂洗速率并非一成不变，因此，漂洗时间与漂洗掉的厚度并非为线性增长关系。本实施例所采用的氢氟酸溶液中水和氢氟酸的体积比为100 I。当然，其他实施例中也可以设置成其他的比例，例如400 1，对于氢氟酸溶液的浓度越低，其对垫氧化层进行漂洗的速率越慢，这也就越能精确地控制所漂洗掉的垫氧化层的厚度，进而可精确地控制剩余垫氧化层的厚度。最后，根据预设厚度范围及所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图，建立厚度范围与漂洗时间的对应关系表，以使得根据该对应关系表对垫氧化层进行相应时间的漂洗后能够保证所剩余的垫氧化层的厚度在所述预设厚度范围内。本发明实施例中设置所述预设厚度范围为70A 90A ,—般情况下，在去除硬掩膜层后，基底上的垫氧化层的厚度在90A IlOA之间，且不同批次间基底上的垫氧化层的厚度可能会不同，但应在对各垫氧化层进行漂洗后保证剩余垫氧化层的厚度相同。本发明实施例中根据预设厚度范围70A 90A及所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图(参见图6)，建立厚度范围与漂洗时间的对应关系表，如图7所示。图7中前值指的就是步骤S21中采用KLA-F5X膜厚量测机台所测量出来的垫氧化层的初始厚度，每一个前值厚度范围对应一个系统反馈HF酸工艺时间(100 1)，所述系统反馈HF酸工艺时间(100 I)为采用水和氢氟酸的体积比为100 I的氢氟酸溶液对垫氧化层进行漂洗时漂洗的时间。当然，如果氢氟酸溶液中水和氢氟酸的体积比不再是100 1，假如变成了 400 : 1，但同样想使得漂洗后剩余垫氧化层的厚度在预设厚度范围70A 90A内，这时，则需要改变厚度范围与漂洗时间对应关系表中的相应数据。也就是说，每一个特定的厚度范围与漂洗时间的对应关系表，必然对应特定的酸液浓度(或漂洗速率)和预设厚度范围。上述厚度范围与漂洗时间的对应关系表建立之后，可以将其预存于某一反馈系统内，该反馈系统可与KLA-F5X膜厚量测机台相连，当所述KLA-F5X膜厚量测机台测量出某一垫氧化层的初始厚度时，该反馈系统可根据所测量出来的初始厚度在所述对应关系表中找到与该初始厚度相对应的漂洗时间。例如参考图7，当KLA-F5X膜厚量测机台测量出某一垫氧化层的初始厚度为125A,并将125A这一厚度数值传输给反馈系统，所述反馈系统接收125A这一厚度数值，并在所述对应关系表中寻找与125A这一厚度数值相对应的漂洗时间，由于125A可落入120A 127A之间，因此，125A的厚度对应漂洗时间90s。需要说明的是，步骤S21中采用KLA-F5X膜厚量测机台测量垫氧化层的初始厚度及步骤S22中在预先建立的厚度范围与漂洗时间的对应关系表中寻找所述初始厚度所对应的漂洗时间，由于这两个过程均由相应仪器或系统来完成，因此，耗费时间极其短暂，跟产品的生产工艺流程来比可以忽略不计。
步骤S23 :对所述垫氧化层进行漂洗，且漂洗进行的时间为上一步骤中所找到的初始厚度所对应的漂洗时间。采用氢氟酸溶液(其中水和氢氟酸的体积比为100 I)对所述垫氧化层进行漂洗，漂洗进行的时间即是在预先建立的厚度范围与漂洗时间的对应关系表中找到的与该垫氧化层初始厚度相对应的漂洗时间。如图7所示，对于初始厚度小于等于85A的垫氧化层，漂洗时间为Os，即不对其进行漂洗；对于初始厚度大于85A而小于等于92A的垫氧化层，对其进行Ils的漂洗；其他的类似，不再赘述。步骤S24 :对漂洗后的垫氧化层的厚度进行校验。按图7所示的对应关系表对相应垫氧化层进行漂洗后，剩余垫氧化层的厚度均应在预设厚度范围70A 90A内，但为了保险起见，本步骤中对漂洗后的垫氧化层的厚度进行校验。具体做法为首先采用KLA-F5X膜厚量测机台测量漂洗后垫氧化层的厚度，并将此厚度记录为剩余厚度。其次，判断所述剩余厚度是否在预设厚度范围70A 90A内，如果是，则可以执行后续操作；如果否，则判断所述剩余厚度是小于70A,还是大于90 A,对于小于70A的情况，可以在该垫氧化层上再生长一定厚度的氧化层，对于大于90 A的情况，可以再次对其进行相应时间的漂洗，以使最终所得垫氧化层的厚度满足预设要求。步骤S3 :在基底上形成有源区。在步骤S2中对垫氧化层进行了部分漂洗，且漂洗后剩余垫氧化层的厚度满足预设要求，至此，相当于现有工艺中已经在炉管内生长了氧化层，此后可以进行后续N阱或P阱的光刻、注入等工艺。本步骤中在基底上形成有源区，具体包括在基底上旋涂光刻胶层；在所述光刻胶层中形成有源区的图案；以所述具有有源区图案的光刻胶层为掩膜，采用离子注入工艺在基底上形成有源区。由上可知，本发明所提供的半导体器件制造方法，由于在STI工艺后，对基底上的垫氧化层进行部分漂洗，且保证漂洗后剩余垫氧化层的厚度满足预设要求，因此，相对现有技术来说，省去了对基底的清洗及氧化层的生长这两个工艺步骤，因此，可使得器件上的倒三角形尖角免于被撑大，从而可改善器件的“尖峰效应”。参考图8，图8示出了采用传统工艺和采用本发明所提供的方法制造半导体器件过程中器件的剖面结构对比示意图。左侧a3、b3、c3对应传统工艺中STI工艺后的工艺步骤，a3中示出了垫氧化层31及浅槽介质层32，之后采用氢氟酸溶液完全漂洗掉垫氧化层31，然后对基底进行进炉管前的清洗，清洗之后如b3所示，由于漂洗垫氧化层所用溶液为氢氟酸溶液，清洗液中也涉及有氢氟酸，而氢氟酸对浅槽介质层32有很高的腐蚀率，尤其在尖角的位置，因此，漂洗、清洗后倒三角形尖角将被撑大，b3中示出了被撑大后的倒三角形尖角33 ;最后使基底在炉管内生长氧化层，如c3所示，所生长的氧化层34也会使倒三角形尖角被撑大，c3中示出了被再次撑大后的倒三角形尖角35。右侧a4、b4对应本发明中STI工艺后的工艺步骤，a4中对垫氧化层41进行部分漂洗，漂洗后如b4所示，倒三角形尖角42没有被撑大，且漂洗后剩余垫氧化层43的厚度满足预设要求。·
参考图9，图9示出了采用本发明所提供的方法所制造出来的半导体器件在不同衬底偏压下的ID-VD特性曲线，对比图3可知，对于衬底偏压较大的情况，器件的ID-VD特性曲线上也没有了尖峰效应。因此，采用本发明所提供的半导体器件制造方法，可以明显减小器件上浅槽隔离区与有源区交接处的倒三角形尖角，从而改善器件的“尖峰效应”。除此之外，本发明所提供的半导体器件制造方法，由于省去了对基底进行清洗及生长氧化层的工艺步骤，因此，节省了工艺流程，缩短了工艺生产时间；且漂洗垫氧化层所用时间也比现有工艺中缩短了，因此，整体工艺时间缩短，进而可利于提高产品的产量，且还可节约成本。再有，采用传统工艺完全漂洗掉垫氧化层，之后清洗基底及在炉管内生长氧化层，所生长出来的氧化层不用担心厚度不一致问题，而采用本发明所提供的方法，由于CMP工艺和去除硬掩膜层后，各批次间垫氧化层的厚度可能不同，这时就需要对不同厚度的垫氧化层进行不同时间的漂洗，从而保证漂洗后剩余垫氧化层的厚度相同或处于某一预设厚度范围内。由于本发明中预先建立了厚度范围与漂洗时间的对应关系表，因此，能够精确控制漂洗后剩余垫氧化层的厚度满足要求。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种半导体器件制造方法，其特征在于，包括 提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层； 对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。
2.根据权利要求I所述的方法，其特征在于，对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求，具体包括 测量所述垫氧化层的厚度，并将此厚度记为初始厚度； 在预先建立的厚度范围与漂洗时间的对应关系表中找到所述初始厚度所对应的漂洗时间； 对所述垫氧化层进行漂洗，且漂洗进行的时间为上一步骤中所找到的初始厚度所对应的漂洗时间。
3.根据权利要求2所述的方法，其特征在于，所述厚度范围与漂洗时间的对应关系表是根据所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图而得。
4.根据权利要求3所述的方法，其特征在于，预先建立厚度范围与漂洗时间的对应关系表，具体包括 提供垫氧化层被漂洗的时间与漂洗速率的关系图； 根据所述垫氧化层被漂洗的时间与漂洗速率的关系图，建立垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图； 根据预设厚度范围及所述垫氧化层被漂洗的时间与被漂洗掉的厚度的关系图，建立厚度范围与漂洗时间的对应关系表，以使得根据该对应关系表对垫氧化层进行相应时间的漂洗后能够保证所剩余的垫氧化层的厚度在所述预设厚度范围内。
5.根据权利要求4所述的方法，其特征在于，对所述垫氧化层进行漂洗之后，还包括 测量漂洗后剩余的垫氧化层的厚度； 校验所述剩余的垫氧化层的厚度是否在预设厚度范围内。
6.根据权利要求4所述的方法，其特征在于，采用氢氟酸溶液对所述垫氧化层进行漂洗。
7.根据权利要求6所述的方法，其特征在于，所述氢氟酸溶液中水与氢氟酸的体积比为 100 I。
8.根据权利要求4所述的方法，其特征在于，所述预设厚度范围为70A 90A。
9.根据权利要求I所述的方法，其特征在于，对所述垫氧化层进行部分漂洗之后，还包括在基底上形成有源区。
10.根据权利要求I 9任一项所述的方法，其特征在于，所述垫氧化层为二氧化硅层。
全文摘要
本发明实施例公开了一种半导体器件制造方法，该方法包括提供基底，所述基底上具有浅槽隔离区及位于所述浅槽隔离区之外区域上的垫氧化层；对所述垫氧化层进行部分漂洗，以使漂洗后剩余垫氧化层的厚度满足预设要求。本发明所提供的半导体器件制造方法，在STI工艺后，对基底上的垫氧化层进行部分漂洗，且使得漂洗后剩余垫氧化层的厚度满足预设要求，因此，该方法相对现有技术来说，减少了对垫氧化层进行漂洗的时间，且节省了清洗基底及在基底上生长氧化层的工艺步骤，这一方面可避免器件上的倒三角形尖角被撑大，进而避免器件“尖峰效应”的产生；另一方面可节约生产成本，缩短生产时间，提高产量。
文档编号H01L21/762GK102810503SQ20111014815
公开日2012年12月5日 申请日期2011年6月2日 优先权日2011年6月2日
发明者金宏峰, 张磊, 王德进 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司