专利名称：与mos管集成的垂直型双极结型晶体管及其制备方法
技术领域：
本发明属于双极结型晶体管(Bipolar Junction Transistor, BJT)技术领域,涉及垂直型(Vertical)BJT,尤其涉及与MOS (Metal-Oxide Semiconductor,金属氧化物半导体)管集成的垂直型BJT以及该BJT的制备方法。
背景技术：
垂直型BJT作为ー种常规器件在集成电路(IC)中广泛使用，MOS管也是IC的基本器件単元，因此，IC中很可能包括垂直型BJT和MOS管，二者需要同时集成在同一衬底上制备形成。图I所示为现有技术的与MOS管集成的垂直型BJT的截面结构示意图。在该实施例中，垂直型BJT为VPNP (V代表垂直)，其与CMOS管集成，图I中示意图性地给出了 CMOS管中的NMOS管。如图I所示，该VPNP同样地基本包括集电区131、基区140和发射区150，具体地，P型硅衬底100上外延生长形成外延层110，外延层110为N型掺杂，VPNP和CMOS管均形成于外延层110上，集电区131首先被构图P型掺杂形成，然后，构图氧化形成隔离层190，在集电区131的P阱中构图N型掺杂形成N阱的基区140，然后在基区140的N阱中构图P型掺杂形成发射区150。集电区131的电极引出区域131a可以与发射区150同时构图掺杂形成，基区140中也进行N+掺杂形成电极引出区域140a。在该实施例中，VPNP还包括P型的埋层(Burred Layer)区域121，其位于集电区131之下，主要用于减小集电区电阻、减小饱和压降、提高器件性能。注意到，CMOS的下方也形成埋层区域122，其主要用于减小体(bulk)电阻，降低发生闩锁效应(Latch up)的风险，埋层区域121和122可以同时构图形成。在VPNP与CMOS管集成时，图I所示的VPNP的P型集电区131可以通过以下两种方法形成。第一种是，集电区131与CMOS的P阱132 (用于形成NM0S)同时构图掺杂形成，即，在对P阱132离子注入掺杂时也对集电区131离子注入掺杂，因此，P阱132的掺杂浓度和集电区131的掺杂浓度相同。而为了考虑CMOS管的器件性能要求(集成电路中CMOS管通常占多数)以及隔离的要求，P阱132的掺杂浓度往往被设置得比较高(例如通常达到5E16离子/cm3)，而集电区131使用这样的掺杂浓度时，无法得到对于VPNP来说比较理想的集电区エ艺条件，使得VPNP的性能无法最优化(例如，无法得到理想的基区杂质分布，无法在比较高的BVceo前提下取得较高的器件放大倍数)。第二种是，集电区131与CMOS的P阱132分别独立地构图掺杂形成，从而满足各自的掺杂浓度范围要求。因此，此时単独对集电区131进行构图并掺杂。这样，尽管因集电区131的エ艺条件能得到满足从而使VPN的性能得到优化，但是需要额外的光刻步骤以及光刻版来构图定义集电区131，使得エ艺过程复杂、エ艺流程时间变长并增加工艺成本。对于VNPN型BJT同样存在以上所述问题。
因此，现有的垂直型BJT在MOS管集成时，无法同时兼顾性能和制备成本两方面，有鉴于此，有必要提出ー种新型的与MOS管集成的垂直型BJT及其制备方法。
发明内容
本发明的目的是，同时满足与MOS管集成的垂直型BJT的高性能以及低成本制备的要求。为达到以上目的或者其它目的，本发明提供以下技术方案
按照本发明的一方面，提供ー种与MOS管集成的垂直型双极结型晶体管，所述MOS管和所述垂直型双极结型晶体管形成于衬底的外延层上，所述垂直型双极结型晶体管包括由上至下依次设置的发射区、基区、集电区以及第ー埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。按照本发明提供的垂直型双极结型晶体管的ー实施例，其中，所述初始埋层、第一埋层、集电区同为第一导电类型掺杂，所述集电区的掺杂浓度范围可以为IX IO15离子/Cm3至I X IO16离子/cm3，所述第一埋层的浓度范围可以为5X IO15离子/cm3至2X IO16离子/
3
cm o较佳地，所述初始埋层的浓度范围可以为IX IO16离子/cm3至5X IO16离子/cm3。按照之前所述的垂直型双极结型晶体管，其中，所述外延层上设置集电区引出区，所述集电区引出区与所述集电区为相同掺杂类型且其掺杂浓度大于所述集电区的掺杂浓度。较佳地，所述集电区引出区的掺杂浓度范围为IX IO16离子/cm3至5X IO16离子/cm3 ;所述集电区引出区的结深范围可以为I. 5微米至2. I微米。较佳地，所述集电区引出区与用于形成所述MOS管的第一导电类型的阱区同步构图掺杂形成。较佳地，所述集电区弓丨出区上设置第一电极引出区。按照本发明提供的垂直型双极结型晶体管的ー实施例，其中，所述基区为第二导电类型掺杂，所述基区的掺杂浓度范围可以为I X IO15离子/cm3至I X IO16离子/cm3
较佳地，所述基区上设置第二电极弓I出区。较佳地，所述外延层的厚度范围为3微米至4微米。在ー实例中，所述基区与所述集电区直接形成PN结。在又ー实例中，所述集电区与所述基区之间设置缓冲区，所述缓冲区与所述集电区直接形成PN结。按照本发明的又一方面，用于制备以上所述垂直型双极结型晶体管的方法，其包括以下步骤
提供衬底，在所述衬底中构图掺杂形成初始埋层；
在所述衬底上外延生长外延层，控制外延生长条件以使所述初始埋层向上扩散一体化地形成所述集电区和所述第一埋层；以及构图掺杂分别形成基区和发射区。按照本发明提供的方法的ー实施例，其中，所述初始埋层的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围可以为2X 1013-4X IO13离子/cm2，离子注入的能量范围可以为20KeV-80KeV，推阱的条件为1000°C /40分钟。较佳地，所述外延生长条件包括外延生长的温度范围为1050°C -1150°C，外延生长的速率范围为0. 5微米/分钟-0. 9微米/分钟。按照之前所述的方法中，该方法还包括步骤在所述衬底上构图掺杂形成所述集电区的集电区引出区；较佳地，所述集电区引出区的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围可以为5X1011 — 3. 5 X IO12离子/cm2。较佳地，所述基区的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围可以为 5. 3X IO13 — 7. 3X IO13 离子 /cm2。较佳地，所述构图掺杂形成所述集电区引出区的过程中，同步构图掺杂形成所述MOS管的第一导电类型的阱区。
较佳地，所述发射区与所述集电区引出区的第一电极引出区同步构图掺杂形成。较佳地，控制所述基区的阱深，以使所述基区的底部直接与所述集电区形成PN结。本发明的技术效果是，该发明提供的与MOS管集成的垂直型BJT的集电区利用初始埋层在外延生长过程的自扩散效应来形成，可以通过控制外延生长的条件来控制集电区的形状及掺杂浓度等，因此，集电区与第一埋层通过初始埋层的扩散而一体化地形成。集电区的掺杂浓度分布不再与MOS管的阱区的浓度相关联，其可以按照BJT所需性能的要求来选定集电区浓度值；并且，不需要另外为集电区的掺杂而构图(例如不需要光刻及其相应的光刻版)。因此，BJT性能好，其制备方法过程简单、制备成本低、エ艺周期短。
从结合附图的以下详细说明中，将会使本发明的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。图I是现有技术的与MOS管集成的垂直型BJT的截面结构示意图。图2所示为按照本发明ー实施例提供的垂直型BJT的截面结构示意图。图3是制备图2所示实施例的VPNP的方法流程示意图。图4至图10是对应于图3所示流程步骤的结构变化示意图。图11是按照本发明又一实施例提供的垂直型BJT的截面结构示意图。
具体实施例方式下面介绍的是本发明的多个可能实施例中的ー些，g在提供对本发明的基本了解，并不g在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其它实现方式。因此，以下具体实施方式
以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未附图中示意出。本文中，垂直于衬底表面的方向定义为z轴方向，z轴的正方向为由衬底指向其外延层，平行于衬底表面的方向定义为X轴方向。
图2所示为按照本发明ー实施例提供的垂直型BJT的截面结构示意图。在该实施例中，垂直型BJT为VPNP，其与CMOS管集成在一起制备形成，图2中仅示出了 CMOS管的NMOS管部分，以下说明将会说明该VPNP如何与NMOS管集成，特别是VPNP的集电区。參阅图2，衬底100上设置有外延生长的外延层310，在该实施例中，衬底100为P型掺杂，外延层310为N型掺杂。在外延生成外延层310之前，可以在衬底100中构图注入形成P+型的初始埋层(Burred Layer)(图2中未示出)。由于外延生长过程一般是在高温条件下完成，初始埋层会在温度作用下向上扩散而形成如图2所示的区域320，区域320主要包括两部分，即下面的埋层321以及PNP的集电区331，由于初始埋层的掺杂浓度较高(例如可以为5E17离子/cm3，其在向上扩散时，区域321中的掺杂浓度分布发生变化，根据扩散的基本特性，在该实例中，杂质浓度以正态分布的形式由下至上逐渐降低(如图2中箭头所示)，因此，外延层310中的集电区331的P型掺杂浓度较低，例如，其浓度范围为IE15离子/cm3至1E16离子/cm3，从而，集电区331的掺杂浓度可以满足PNP的性能要求。而埋层321的掺杂浓度相对较高，例如，其浓度范围为1E16离子/cm3至1E17离子/cm3。由于集电区331是向上扩散形成，区域320中的集电区331和埋层321是同步形成并且相互之间并 没有明显的界限(图中所示的虚线框仅是示意性的)，因此，集电区331和埋层321是一体化地形成的。其具体的集电区331形成方法将在以下制备方法实施例中详细描述。外延层310的厚度范围优选地为3-4微米，例如，其可以为3. 5微米，其掺杂浓度范围为1E15离子/cm3至5E15离子/cm3。CMOS管也形成于外延层310上，区域322也是通过初始埋层(图中未示出)向上扩散形成，区域322之上的P阱332用于形成NMOS管，其可以单独地构图掺杂形成，因此，可以根据NMOS管的性能要求(例如阈值电压的要求)来掺杂形成P阱332，一般地，P阱332的掺杂浓度相比于集电区331的掺杂浓度高1_2个数量级。集电区331通过电极引出区331a引出电极，在该实例中，集电区引出区331a为P阱，其掺杂浓度范围为1E16离子/cm3至1E17离子/cm3。集电区引出区331a的掺杂浓度高于集电区331的掺杂浓度，例如，集电区引出区331a的掺杂浓度相比于集电区331的掺杂浓度高1-2个数量级。较佳地，集电区引出区331a上还设置电极引出区域331b，其用于引出电极，因此，依次通过电极引出区域331b、集电区引出区331a可以偏置电学信号至集电区331。VPNP的基区330形成于区域320之上，其为N型掺杂，具体的掺杂浓度范围可以为5E15离子/cm3至1E16离子/cm3。基区330可以通过离子注入掺杂形成N讲来形成。在基区330的N阱中，构图掺杂形成VPNP的发射区350，在该实例中，发射区350为P+阱，其掺杂浓度范围为1E18离子/cm3至1E19离子/cm3。较佳地，基区330上还设置电极引出区340a，电极引出区340a为掺杂浓度相对较高的形成于基区330的N阱中的N+阱。继续參阅图2，P阱332中形成NMOS管，并且在P阱332中形成P+阱以引出电极。各个阱之间，可以通过设置隔离层390来实现隔离，例如隔离层390可以为LOCOS (硅的局部化)隔离层。以下结合图3至图10说明图2所示实施例的VPNP的制备方法过程。图3所示为制备图2所示实施例的VPNP的方法流程示意图，图4至图10为对应于图3所示流程步骤的结构变化示意图。首先，步骤S31，提供衬底，并在所述衬底中构图形成P型初始埋层。
如图4所示，在该实例中，提供P型衬底100，衬底100的掺杂浓度可以为1E14离子/cm3至1E15离子/cm3。通过离子注入并推阱形成P+初始埋层321a和322a，初始埋层321a相应位于欲形成PNP的位置之下，初始埋层322a相应位于欲形成CMOS的位置之下。在离子注入形成埋层的过程中，衬底100的表层上形成较薄(例如200A)的注入掩膜层(图中未示出)。具体地，在形成初始埋层的过程中，掺杂元素选择为B，离子注入的剂量范围可以为2X 1013-4X IO13离子/cm2，较佳地为3X IO13离子/cm2，离子注入的能量范围可以为20KeV-80KeV (千电子伏)，较佳地为50 KeV，推阱的条件为1000°C /40分钟，最終，形成的P+初始埋层321a和322a的浓度范围为1E17离子/cm3至5E17离子/cm3。在该文中，初始埋层是指形成于衬底中的未经历外延生长外延层エ艺过程的埋层。进ー步，步骤S32，外延生长外延层，控制外延生长条件以使所述初始埋层向上扩散一体化地形成VPNP的集电区和埋层。如图5所示，在衬底310上外延生成外延层310，外延层310为N型半导体掺杂层，其上面用于形成各种半导体器件，例如，CMOS和VPNP。在该外延生长的过程中，根据杂质扩散基本特性，通过控制外延生长的条件可以使初始埋层向上扩散形成区域320或322。在该 实例中，外延生长硅层，外延生长的温度范围为1050°C _1150°C (例如选择为1025°C)，硅的生长速率范围为0. 5微米/分钟-0. 9微米/分钟，最终形成的外延层310的厚度范围为3微米至4微米，较佳地，通过控制生长时间，可以形成3. 5微米厚的外延层。初始埋层会向上扩散过程中(即外延生长过程中)，相对高掺杂浓度的初始埋层的P型杂质向上扩散，形成P型掺杂区域320，基于扩散基本特性，区域320中离初始埋层距离越远的区域，掺杂浓度越低。具体地，区域320中的杂质浓度可以以正态分布的形式由下至上逐渐降低(如图5中箭头所示)，因此，可以在区域320的上部的低掺杂浓度区域定义集电区331。集电区331与埋层321之间的一体化，可以理解为二者同时通过扩散形成并且二者之间不存在明显的物理界限。进ー步，步骤S33，在外延层上构图掺杂形成P阱以形成集电区引出区。如图6所示，在该实例中，可以采用离子注入的方式掺杂，掺杂的元素可以为B等，掺杂剂量范围可以为5 X IO11—3. 5 X IO12离子/cm2，较佳地为2 X IO12离子/cm2 控制离子注入的能量来控制集电区引出区331a的结深，其结深的深度使集电区引出区331a与集电区331连结在一起，从而可以引出集电区331 ;例如，集电区引出区331a的结深范围为I. 5微米至2. I微米，较佳地为I. 8微米。一般地，集电区引出区331a的浓度范围为1E16离子/cm3至1E17离子/cm3，其浓度高于集电区331的浓度。较佳地，由于该VPNP与CMOS集成，因此，在离子注入形成集电区引出区331a时，可以同时掺杂形成CMOS中的P阱332，该P阱用于形成CMOS中NMOS管。进ー步，步骤S34，在外延层上构图氧化形成隔离层。如图7所示，在该实例中，构图氧化形成隔离层390，隔离层390用于实现各个阱之间的电性隔尚，例如隔尚层390可以为L0C0S隔尚层。进ー步，步骤S35，在外延层上构图N型掺杂形成N阱以形成基区。如图8所示，在该实例中，可以采用离子注入的方式，对集电区331以上的区域构图进行N型掺杂，从而形成N阱，该N阱用于形成VPNP的基区330。离子注入时，掺杂的元素可以为As,P等，掺杂剂量范围可以为5. 3X IO13-7. 3X IO13离子/cm2，较佳地为6. 3X IO13离子/cm2。基区330的掺杂浓度范围为1E15离子/cm3至1E16离子/cm3
在掺杂过程中，例如可以控制离子注入的能量来控制N阱的阱深，设置N阱的阱深以使该N阱的底部直接与集电区331形成PN结。进ー步，步骤S36，在该N阱上进ー步构图掺杂形成P+阱以形成发射区。如图9所示，在该实例中，可以采用离子注入的方式，对基区330所在的N阱构图P型掺杂，形成P+阱，该P+阱用于形成VPNP的发射区350。离子注入吋，掺杂的元素可以为B、BF2+等，掺杂剂量范围可以为I X IO15— 4X IO15离子/cm2，较佳地为2. 5 X IO15离子/cm2，另外，在进行该步骤时，因为同为P+掺杂，可以在集电区引出区331a上同步构图掺杂形成集电区的电极引出区331b，从而在可以在电极引出区331b上形成金属电极，外部电信号可以通过该金属电极、依次经过电极引出区331b、集电区引出区331a偏置于集电区331
上。在又ー实例中，在进行该步骤时，还可以同步在CMOS的P阱332上构图掺杂形成P+阱以用于电极引出区，通过该P+可以向P阱332上偏置电信号。进一歩，步骤S37，对N阱构图掺杂形成N+阱以形成电极引出区。如图10所示，在该实例中，可以采用离子注入的方式，对用于形成基区330的N阱的局部构图掺杂，形成相对高浓度的N+讲，该N+阱用于形成电极引出区340a，其中，电极引出区340a的掺杂浓度范围为1E18离子/cm3至1E19离子/cm3，在电极引出区340a上可以形成金属电极，从而可以偏置电信号至VPNP的基区340。至此，可以与CMOS管集成的VPNP基本形成；由于CMOS管的制备过程为本领域技术所公知，因此，省略了对其的描述。本领域技术人员还应当理解到，在以上过程之后，还包括后端的金属化工艺过程和钝化过程，也即形成金属互连层的过程。从以上方法可知，VPNP的集电区331的形成并不是与其所集成的CMOS管的P阱332同时制备形成，集电区331可以利用初始埋层321a在外延生长过程的自扩散效应来形成，通过控制外延生长的条件(如以上实施例所掲示)来控制集电区331的形状及掺杂浓度等，因此，集电区331的浓度分布不再与P阱332的浓度相关联，其可以按照VPNP所需性能的要求来选定集电区浓度值，进而按照该浓度值掺杂形成集电区331，VPNP的性能可以得到保证，并且，不需要另外为集电区的掺杂而构图(例如不需要光刻及其相应的光刻版)，エ艺简单、制备成本低、エ艺周期短。需要说明的是，以上实施例中示意性地说明了 PNP结构的垂直型BJT的结构及其制备方法。常规地，垂直型BJT还包括VNPN结构，其与VPNP的主要差异在于掺杂类型的变化。因此，本领域技术人员，完全可以按照以上启示和教导，实施VNPV结构实例。图11所示为按照本发明又一实施例提供的垂直型BJT的截面结构示意图。其相比于图2所示实施例，其主要差异在于区域520、埋层521、集电区531。在该实施例中，集电区531并不是直接与基区330直接形成PN结，在集电区531和基区330之间，还存在N-缓冲区580，N-缓冲区580的掺杂浓度可以与外延层310的掺杂浓度相同且同为N型掺杂。因此，N-缓冲区580可以与集电区531形成PN结。N-缓冲区580的存在，可能是由于初始埋层在外推的过程中，在预定エ艺条件下，难以扩散至基区330的底部；也或者是由于如以上步骤S35中所述，用于形成基区330N阱的阱深不够，从而会在集电区531和基区330之间形成N-缓冲区580。集电区531和基区330之间的N-缓冲区580的高度D的尺寸范围可以为0. I微米至0.3微米。
图11所示实施例的垂直型BJT的制备过程与图2所示的垂直型BJT制备方法过程基本类似，在此不再一一赘述。以上例子主要说明了本发明的垂直型BJT及其制备方法。尽管只对其中一些本发 明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。
权利要求
1.ー种与MOS管集成的垂直型双极结型晶体管，所述MOS管和所述垂直型双极结型晶体管形成于衬底的外延层上，所述垂直型双极结型晶体管包括由上至下依次设置的发射区、基区、集电区以及第ー埋层，其特征在于，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。
2.如权利要求I所述的垂直型双极结型晶体管，其特征在于，所述初始埋层、第一埋层、集电区同为第一导电类型掺杂，所述集电区的掺杂浓度范围为IX IO15离子/cm3至IXlO16离子/cm3，所述第一埋层的浓度范围为5X IO15离子/cm3至2X IO16离子/cm3。
3.如权利要求I或2所述的垂直型双极结型晶体管，其特征在于，所述初始埋层的浓度范围为I X IO16离子/cm3至5 X IO16离子/cm3。
4.如权利要求I所述的垂直型双极结型晶体管，其特征在于，所述外延层上设置集电区引出区，所述集电区引出区与所述集电区为相同掺杂类型且其掺杂浓度大于所述集电区的掺杂浓度。
5.如权利要求4所述的垂直型双极结型晶体管，其特征在于，所述集电区引出区的掺杂浓度范围为I X IO16离子/cm3至5X IO16离子/cm3;所述集电区引出区的结深范围为I. 5微米至2. I微米。
6.如权利要求4或5所述的垂直型双极结型晶体管，其特征在于，所述集电区引出区与用于形成所述MOS管的第一导电类型的阱区同步构图掺杂形成。
7.如权利要求4或5所述的垂直型双极结型晶体管，其特征在于，所述集电区引出区上设置第一电极引出区。
8.如权利要求I或2所述的垂直型双极结型晶体管，其特征在于，所述基区为第二导电类型掺杂，所述基区的掺杂浓度范围为I X IO15离子/cm3至I X IO16离子/cm3。
9.如权利要求8所述的垂直型双极结型晶体管，其特征在于，所述基区上设置第二电极引出区。
10.如权利要求I或2所述的垂直型双极结型晶体管，其特征在于，所述外延层的厚度范围为3微米至4微米。
11.如权利要求I或2所述的垂直型双极结型晶体管，其特征在于，所述基区与所述集电区直接形成PN结。
12.如权利要求I或2所述的垂直型双极结型晶体管，其特征在于，所述集电区与所述基区之间设置缓冲区，所述缓冲区与所述集电区直接形成PN结。
13.一种制备如权利要求I所述垂直型双极结型晶体管的方法，其特征在于，包括以下步骤 提供衬底，在所述衬底中构图掺杂形成初始埋层 在所述衬底上外延生长外延层，控制外延生长条件以使所述初始埋层向上扩散一体化地形成所述集电区和所述第一埋层；以及 构图掺杂分别形成基区和发射区。
14.如权利要求13所述的方法，其特征在于，所述初始埋层的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围为2X 1013-4X IO13离子/cm2，离子注入的能量范围为20KeV-80KeV，推阱的条件为1000°C /40分钟。
15.如权利要求13或14所述的方法，其特征在于，所述外延生长条件包括外延生长的温度范围为1050°C _1150°C，外延生长的速率范围为0. 5微米/分钟-0. 9微米/分钟。
16.如权利要求13所述的方法，其特征在于，所述方法还包括步骤在所述衬底上构图掺杂形成所述集电区的集电区引出区。
17.如权利要求16所述的方法，其特征在于，所述集电区引出区的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围为5X IO11 — 3. 5X IO12离子/cm2。
18.如权利要求13至17任一项所述的方法，其特征在于，所述基区的掺杂通过离子注入的方式实现，该离子注入的掺杂剂量范围为5. 3X IO13 — 7. 3X IO13离子/cm2。
19.如权利要求16所述的方法，其特征在于，所述构图掺杂形成所述集电区引出区的过程中，同步构图掺杂形成所述MOS管的第一导电类型的阱区。
20.如权利要求16所述的方法，其特征在于，所述发射区与所述集电区引出区的第一电极引出区同步构图掺杂形成。
21.如权利要求13或18所述的方法，其特征在于，控制所述基区的阱深，以使所述基区的底部直接与所述集电区形成PN结。
全文摘要
本发明提供一种与MOS管集成的垂直型双极结型晶体管及其制备方法，属于双极结型晶体管(BipolarJunctionTransistor，BJT)技术领域。该垂直型BJT中，其中所述MOS管和所述垂直型BJT形成于衬底的外延层上，所述垂直型BJT包括由上至下依次设置的发射区、基区、集电区以及第一埋层，其中，所述集电区和所述第一埋层通过所述衬底中的初始埋层向外延层扩散而一体化地形成。该垂直型BJT性能好，其制备方法过程简单、制备成本低、工艺周期短。
文档编号H01L21/331GK102820332SQ20111015171
公开日2012年12月12日 申请日期2011年6月8日 优先权日2011年6月8日
发明者吴孝嘉, 房世林, 陈正培, 杨育明, 黄竹 申请人:无锡华润上华半导体有限公司, 无锡华润上华科技有限公司