专利名称：半导体器件和用于制造半导体器件的方法
技术领域：
本发明涉及半导体器件和用于制造半导体器件的方法。更特别地，本发明涉及包含硅化镍的半导体器件和该半导体器件的制造方法。
背景技术：
与钛或钴的硅化物相比，硅化镍具有很多优点。例如，硅化镍具有低的电阻率、低的硅消耗量以及良好的拉应カ性能。此外，硅化镍可在较低温度下形成并且几乎没有线宽效应。由于硅化镍的这些优点，近年来，硅化镍(NiSi)已被广泛应用于半导体器件中。例如，硅化镍适于用作高级CMOS(互补金属氧化物半导体)技术中的肖特基势垒接触材料，以与硅形成肖特基结(肖特基ニ极管)。然而，与钛和钴等金属相比，硅化镍具有较差的热稳定性，S卩，其中的镍很容易扩
散。例如，在CMOS技术中，在重掺杂注入的情况下，如果缺乏损伤修复机制，那么即使在诸如250°C 300°C的低温エ艺窗中，镍仍然是容易扩散的。镍的扩散例如可能造成管状缺陷(piping)和尖峰状缺陷(spiking)。这些缺陷可能导致MOS晶体管中的泄漏电流，从而使得器件的性能降低并且成品率下降。图I示出了 MOS晶体管中的镍扩散导致的缺陷的示意图。如图I所示，镍的扩散可能导致横向的(向着沟道区域的)管状缺陷，从而导致泄露电流的产生。已知在用于形成硅化镍的相关エ艺中，沉积镍与钼的合金可以减小镍与硅的比率，从而改善娃化镍的热稳定性，防止镍的扩散。例如，在Takao Marukame等人的“ Impactof Platinum Incorporation on Thermal stability and Interface Resistance mNiSi/Si Junctions based on First-principles Calculation，， (IEEE InternationalElectron Devices Meeting(IEDM)，2008 IEEE International, pp. I 4)(以下称为“文献I”)中，通过第一性原理计算讨论了钼对硅化镍的热稳定性的可能改善原因。在C. Ortolland 等人的“Silicide Yield Improvement with NiPtSi Formationby Laser Anneal for Advanced Low Power Platform CMOS Technology， (IEEEInternational Electron Devices Meeting(IEDM)，2009 IEEE International，pp. I 4)(以下称为“文献2”)中，公开了通过在硅衬底中沉积镍与钼的合金来减轻镍扩散的技术。在 Yi-Wei Chen 等人的“Advances on 32nm NiPt Salicide Process”(17th IEEEInternational Conference on Advanced Thermal Processing of Semiconductors-RTP2009，pp. I 4)(以下称为“文献3”)中也公开了通过在硅衬底中沉积镍与钼的合金来减轻镍扩散的技木。
发明内容
如上所述，在文献2和3中的常规技术中，在用于形成硅化镍的相关エ艺中，通过在硅衬底中沉积镍与钼的合金来减轻镍扩散。然而，本发明的发明人发现，由于常规技术使用诸如溅射之类的方法来沉积镍与钼的合金，因此在形成硅化镍之后，钼仅仅停留在硅化镍的表层。随着在衬底中的深度的增大，钼的原子百分比大大减小。图2是根据常规技术的半导体器件的钼原子百分比和镍原子百分比关于衬底中的深度的示意图(衬底中还含有诸如硅原子之类的其他类型的原子，但是未在图中示出)。图2中的横坐标代表在衬底中的深度，纵坐标代表衬底中的原子百分比。如图2所示，通过根据常规技术沉积镍与钼的合金，在镍的原子百分比峰值深度处，钼的原子百分比已减小为零。从而，在镍仍具有可观的原子百分比的深度处，已几乎不存在能够防止镍的扩散的钼。因此，即使利用文献2和3的方法来沉积镍与钼的合金，仍不能令人满意地改善硅化镍的热稳定性。因此，需要提出ー种新的技术来解决上述现有技术中的技术问题。根据本发明的第一方面，本发明提供一种半导体器件，该半导体器件包括衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有钼，其中，所述含有硅化镍的区域的第一深度处的钼浓度大于第二深度处的钼浓度，所述第二深度比第一深度
浅。 根据本发明的另一方面，本发明提供一种半导体器件，该半导体器件包括衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有注入的钼。根据本发明的另一方面，本发明提供一种半导体器件的制造方法，该方法包括在衬底中注入钼；和在所述衬底中的注入有钼的区域中形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有钼的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入钼之前在要注入钼的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有钼的区域中沉积镍钼合金的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入钼之前在要注入钼的区域中沉积镍钼合金的步骤，以及，形成硅化镍的所述步骤可以包括执行快速热处理以形成硅化镍。根据本发明的一种实施方式，上述的快速热处理可以是激光退火。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有钼的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入钼之前在要注入钼的区域中引入镍的步骤，以及，形成硅化镍的所述步骤可以包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入有钼的区域中沉积镍钼合金的步骤，以及，形成硅化镍的所述步骤可以包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。根据本发明的一种实施方式，所述衬底可以是硅衬底，该方法还可以包括在注入钼之前在要注入钼的区域中沉积镍钼合金的步骤，以及，形成硅化镍的所述步骤可以包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。根据本发明的一种实施方式，所述第一快速热处理可以是浸润式退火、激光退火或毫秒级退火，所述第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。根据本发明的一种实施方式，钼的所述注入的注入能量可以为5KeV 40KeV， 注入倾角可以为O 10度，注入剂量可以为3X IO13 5X IO14原子/Cm2，注入温度可以为-100°C 20°C，注入峰值深度可以为40埃 100埃。根据本发明的一种实施方式，所述区域可以与所述衬底的半导体材料形成肖特基结。根据本发明的一种实施方式，所述区域可以是与晶体管的源极或漏极对应的衬底区域。根据本发明的半导体器件和用于制造半导体器件的方法，由于钼不仅仅存在于硅化镍的表层，而是可在一定深度中仍具有钼的分布，因此，与上述的文献2和3中的常规技术相比，能够在衬底中的更大的深度范围中有效地改善硅化镍的热稳定性，以抑制镍的扩散。由此，可更加有效地抑制管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。通过參照附图阅读以下的示例性实施方式，本领域技术人员将能够清楚理解本发明的潜在的其它特征及其技术效果。
在附图中，通过举例的方式而不是通过限制的方式图示了本发明，在这些附图中，类似的附图标记表示类似的要素，其中图I示出了 MOS晶体管中的镍扩散导致的缺陷的示意图；图2是根据现有技术的半导体器件的钼分布和镍分布关于衬底中的深度的示意图；图3示出根据本发明的半导体器件制造方法的流程图；图4是根据本发明的半导体器件的钼分布和镍分布关于衬底中的深度的示意图；图5a 5e是示意性地示出根据本公开的第一实施例的制造半导体器件的エ艺流程的示意性截面图；图6a和6b是示意性地示出根据本公开的第二实施例的制造半导体器件的エ艺流程的示意性截面图；图7是示意性地示出根据本公开的第三实施例的制造半导体器件的エ艺流程的示意性截面图8是示意性地示出根据本公开的第四实施例的制造半导体器件的エ艺流程的示意性截面图。图9a和9b各自是示意性地示出根据本公开的第五实施例 第八实施例的制造半导体器件的エ艺流程的示意性截面图。
具体实施例方式现在将參照附图详细描述本公开的实施方式。在以下的描述中，出于说明的目的而阐述了大量的具体细节以便提供对本发明的更透彻的理解。但是很显然，可以在缺少这些具体细节中的一个或多个的情况下实施本发明。此外，为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质，不详细描述已公知的结构和设备。
图3示出根据本发明的半导体器件制造方法的流程图。如图3所示，根据本发明，在步骤SI中，利用离子注入的方法将钼注入到器件衬底中。之后，在步骤S2中，在所述衬底中的注入有钼的区域中形成硅化镍。请注意，在本文中，“形成硅化镍”指的是生成硅化镍这ー化合物。经过上述步骤SI和S2，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。根据图3所示的本发明的半导体器件制造方法，由于使用离子注入方法注入钼，所以可以将注入峰值深度控制为期望的值，并且，与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面中。图4是根据本发明的半导体器件的钼分布和镍分布关于衬底深度的示意图。如图4所示，钼注入的注入峰值深度可被设置为适当的值，使得在镍的原子百分比具有可观值的深度范围内，仍具有可观的钼的原子百分比。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据本发明的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第一实施例现在将參照图5a 5e中的示意性截面图来描述根据本发明的第一实施例的半导体器件制造方法。首先，利用注入的方法将钼注入到衬底I中，以便在衬底I中的特定区域中具有钼4的分布，如图5a所示。在衬底I是MOS晶体管的衬底的情况下，在钼注入之前，衬底I上例如可形成有栅极2，并且，衬底I中可包含源/漏掺杂区3。在这种情况下，上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图5a Se示出了 MOS晶体管作为本发明的示例性实施方式，但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基ニ极管)的半导体器件。所述衬底I可以是硅衬底。关于钼注入的方法，例如可參照Marisa Francesca Catania等人的“Optimization of the Tradeoif Speed of the Internal Diode Between Switching andOn-Resistance in Gold—and Platinum-Implanted Power Metal-Oxide-SemiconductorDevices”(IEEE TRANSACTIONS ON ELECTRON DEVICES，VOL 39，NO. 12,DECEMBER 1992)(以下称为“文献4”)中公开的方法或者类似方法。可将通过钼的离子化所形成的钼离子用于本发明的钼注入。例如，V. Yu.Fominskii 等人的“ Ion Implantation of Platinum from Pulsed Laser Plasma forFabrication of a Hydrogen Detector Based on an n-6H_SiC Crystal，， (Publishedon “Semiconductors” (ISSN :1063-7826 ；ISSN :1090-6479)，Volume 45，Number 5,685 692)(以下称为“文献5”)中公开的钼的离子化方法、A V Vodopyanov等人的“HighCurrent Multicharged Metal Ion Source Using High Power Gyrotron Heating ofVacuum Arc Plasma，，(Review of Scientific Instruments (2008)，Volume :79，Issue :2，Pages 02B304)(以下称为“文献6”)中公开的钼的离子化方法等均可被用于本发明中的钼的离子化。虽然以上列举了钼的离子化的具体方法和钼注入的具体方法的各种例子，但是钼的离子化和钼注入不限于这些具体方法。在此也可使用各种其它钼的离子化方法和钼注入 方法。此外，钼注入的各种參数不限于具体的參数，而是可根据器件尺寸和具体应用而改变，以获得适当的注入峰值深度和浓度。根据本实施例的一种实施方式，钼注入的注入能量可以为5KeV 40KeV，注入倾角可以为O 10度，注入剂量可以为3X IO13 5X IO14原子/Cm2，注入温度可以为-100°c 200C。注入峰值深度可例如为40埃 100埃。根据本实施例的一种实施方式，在钼注入之后，可对衬底I进行预清洗，例如以便除去在衬底I上原本留有的氧化物(例如SiO2)。之后，在衬底I中的注入有钼4的区域中沉积镍5，如图5b所示。可利用各种已知的沉积镍的方法，例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的，因此不在这里进行详细描述。之后，在所述衬底中的注入有钼的所述特定区域中形成硅化镍。以下參照图5c 5e中的示意性截面图来描述形成硅化镍的过程。根据本实施例，执行第一快速热处理(RTAl)以使得衬底I的材料(硅)与沉积的镍进行反应，形成高电阻镍硅化物6，如图5c中由虚线界定的示意性区域所示。高电阻镍硅化物6的电阻率高于硅化镍的电阻率。这种高电阻镍硅化物6例如包含Ni2Si。根据本实施例的一种实施方式，第一快速热处理可为较低温度(例如，200°C 3000C )下的热处理。第一快速热处理可采用各种退火方式。例如，第一快速热处理可以是浸润式退火(soak annealing)、激光退火(laser annealing)或毫秒级退火。对于这些退火方法，可米用例如在B. Adams 等人的“Characterization of Nickel SilicidesProducedby Millisecond Anneals，， (15th IEEE InternationalConference on Advanced Therma丄Processing of Semiconductors, RTP 2007,pp. 155 160)(以下称为“文献 7”)中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如A. Lauwers等人的“Ni Based Silicides for 45nm CMOS and beyond”(J. Materials Science andEngineering B 114-115 (2004) 29-41)(以下称为“文献8”)中所公开的低温退火方法。但是，也可以使用其它任何适当的快速热处理方法。在执行第一快速热处理之后，衬底I中所述特定区域中仍可能残留有未反应的镍5 (未形成硅化物的镍5)，如图5c所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图5d所示。所述选择性蚀刻例如可以是湿法蚀刻。根据本实施例，在进行选择性蚀刻以去除未反应得镍之后，执行第二快速热处理(RTA2)以使高电阻镍硅化物6继续反应而形成硅化镍(NiSi) 7，如图5e所示。硅化镍7具有比高电阻镍硅化物6低的电阻率。即，第二快速热处理可用于使镍硅化物的电阻率降低。根据本实施例的一种实施方式，第二快速热处理可为较高温度(例如，高于300°C，更特别地可为400°C 800°C，甚至可为800°C 1000°C )下的热处理。第二快速热处理可采用各种退火方式。例如，第二快速热处理可以是浸润式退火、激光退火或毫秒级退火。对于这些退火方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如W. Y Loh等人的“ Selective Phase Modulation·of NiSi using N-ion implantation for high performance dopant-segregated bource/Drain n-Channel MOSFETs”(Symp. VLSI Technology Digest, 2009)(以下称为“文献 9”)中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。经过上述參照图5a 5e描述的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基~■极管)。根据上述參照图5a 5e描述的本实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据參照图5a 5e描述的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第二实施例现在将參照图6a 6b中的示意性截面图来描述根据本发明的第二实施例的半导体器件制造方法。在第一实施例中，先在衬底I的特定区域中注入钼，然后在注入有钼的区域中沉积镍(图5a和5b)。第二实施例与第一实施例的不同之处在于，先在要注入钼的特定区域中沉积镍，然后在该特定区域中注入钼。即，在第二实施例中，注入钼的エ艺和沉积镍的エ艺被交換，如图6a和6b所示。首先，在衬底I中的要注入钼的区域中沉积镍5，如图6a所示。可利用各种已知的沉积镍的方法，例如物理气相沉积法(诸如溅射法和蒸镀法等)或化学气相沉积法。由于金属沉积的方法是本领域中已知的，因此不在这里进行详细描述。根据本实施例的一种实施方式，在沉积镍之前，可对衬底I进行预清洗，例如以便除去在衬底I上原本留有的氧化物(例如SiO2)。
然后，利用注入的方法将钼4注入到衬底I中的上述区域中，以便在该区域中具有钼4的分布，如图6b所示。在衬底I是MOS晶体管的衬底的情况下，在钼注入之前，衬底I上例如可形成有栅极2，并且，衬底I中可包含源/漏掺杂区3。在这种情况下，上述的特定区域可以是源极侧和漏极侧的衬底区域。虽然图6a 6b示出了 MOS晶体管作为本发明的示例性实施方式，但是本发明的半导体器件不限于MOS晶体管。本发明可应用于任何利用硅化镍形成肖特基结(肖特基ニ极管)的半导体器件。所述衬底I可以是硅衬底。关于钼注入的方法，例如可參照文献4中公开的方法或者类似方法。 可将通过钼的离子化所形成的钼离子用于本发明的钼注入。例如，文献5中公开的钼的离子化方法、文献6中公开的钼的离子化方法等均可被用于本发明中的钼的离子化。虽然以上列举了钼的离子化的具体方法和钼注入的具体方法的各种例子，但是钼的离子化和钼注入不限于这些具体方法。在此也可使用各种其它钼的离子化方法和钼注入方法。此外，钼注入的各种參数不限于具体的參数，而是可根据器件尺寸和具体应用而改变，以获得适当的注入峰值深度和浓度。根据本实施例的一种实施方式，钼注入的注入能量可以为5KeV 40KeV，注入倾角可以为O 10度，注入剂量可以为3X IO13 5X IO14原子/Cm2，注入温度可以为-100°c 200C。注入峰值深度可例如为40埃 100埃。注入钼之后的エ艺(快速热处理工艺和选择性蚀刻エ艺)可与第一实施例中的參照图5c 5e描述的エ艺相同，因此不再重复描述。此外，在本第二实施例中，各种部件的材料和エ艺条件可与第一实施例中的相同，因此不再重复描述。与第一实施例类似地，根据第二实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第二实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第二实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第三实施例现在将參照图7中的示意性截面图来描述根据本发明的第三实施例的半导体器件制造方法。在第一实施例中,沉积镍5 (图5b)。第三实施例与第一实施例的不同之处在于，代替沉积镍5而沉积镍钼合金8，如图7所示。除了沉积镍钼合金8以外的エ艺、エ艺条件、材料等均可与第一实施例中的相同，因此不再重复描述。与第一实施例类似地，根据第三实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第三实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第三实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第四实施例现在将參照图8中的示意性截面图来描述根据本发明的第四实施例的半导体器件制造方法。在第二实施例中，沉积镍5(图6a)。第四实施例与第二实施例的不同之处在于，代替沉积镍5而沉积镍钼合金8，如图8所示。除了沉积镍钼合金8以外的エ艺、エ艺条件、材料等均可与第二实施例中的相同，因此不再重复描述。与第二实施例类似地，根据第四实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第四实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第四实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第五实施例现在将參照图9a和9b中的示意性截面图来描述根据本发明的第五实施例的半导体器件制造方法。在第一实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c 5e)。第五实施例与第一实施例的不同之处在于，代替两步快速热处理，仅使用ー步快速热处理来形成娃化镍，如图9a和9b所示。本实施例中的注入钼和沉积镍的エ艺、エ艺条件和材料可与第一实施例中的相同。因此不再重复描述。根据第一实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入钼而在要沉积镍的区域中充分地分布钼，解决了第一快速热处理主要解决的问题，因此可仅用一歩快速热处理来生成电阻率较低的硅化镍。根据本实施例，执行快速热处理以使得衬底I的材料(硅)与沉积的镍进行反应而生成硅化镍7，如图9a所示。根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300°C，更特别地可为400°C 800°C，甚至可为800°C IOOO0C )下的热处理。对于此快速热处理的方法，可采用例如在文献7中公开的毫秒级退 火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。在执行快速热处理之后，衬底I中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。与第一实施例类似地，根据第五实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第五实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第五实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第六实施例现在将參照图9a和9b中的示意性截面图来描述根据本发明的第六实施例的半导体器件制造方法。在第二实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c 5e)。第六实施例与第二实施例的不同之处在于，代替两步快速热处理，仅使用ー步快速热处理来形成娃化镍，如图9a和9b所示。本实施例中的沉积镍和注入钼的エ艺、エ艺条件和材料可与第二实施例中的相同。因此不再重复描述。根据第二实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入钼而在沉积有镍的区域中充分地分布钼，解决了第一快速热处理主要解决的问题，因此可仅用一歩快速热处理来生成电阻率较低的硅化镍。根据本实施例，执行快速热处理以使得衬底I的材料(硅)与沉积的镍进行反应而生成硅化镍7，如图9a所示。根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300°C，更特别地可为400°C 800°C，甚至可为800°C IOOO0C )下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。在执行快速热处理之后，衬底I中所述特定区域中仍可能残留有未反应的镍5 (未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。
与第二实施例类似地，根据第六实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第六实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第六实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第七实施例现在将參照图9a和9b中的示意性截面图来描述根据本发明的第七实施例的半导体器件制造方法。在第三实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c 5e)。第七实施例与第三实施例的不同之处在于，代替两步快速热处理，仅使用ー步快速热处理来形成娃化镍，如图9a和9b所示。本实施例中的注入钼和沉积镍钼合金的エ艺、エ艺条件和材料可与第三实施例中的相同。因此不再重复描述。根据第三实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入钼而在沉积有镍钼合金的区域中充分地分布钼，解决了第一快速热处理主要解决的问题，因此可仅用一歩快速热处理来生成电阻率较低的娃化镍。根据本实施例，执行快速热处理以使得衬底I的材料(硅)与沉积的镍钼合金中的镍进行反应而生成娃化镍7，如图9a所示。根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300°C，更特别地可为400°C 800°C，甚至可为800°C IOOO0C )下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的热处理方法。在执行快速热处理之后，衬底I中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。与第三实施例类似地，根据第七实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第七实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于·使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第七实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。第八实施例现在将參照图9a和9b中的示意性截面图来描述根据本发明的第八实施例的半导体器件制造方法。在第四实施例中，经过第一快速热处理、选择性蚀刻和第二快速热处理来形成硅化镍(图5c 5e)。第八实施例与第四实施例的不同之处在于，代替两步快速热处理，仅使用ー步快速热处理来形成娃化镍，如图9a和9b所示。本实施例中的沉积镍钼合金和注入钼的エ艺、エ艺条件和材料可与第四实施例中的相同。因此不再重复描述。根据第四实施例，经过两步快速热处理(RTA1和RTA2)来形成硅化镍，其中，第一快速热处理可抑制镍的扩散以及这种扩散带来的缺陷和泄漏电流，第二快速热处理可形成电阻率低的硅化镍。由于根据本发明通过注入钼而在沉积有镍钼合金的区域中充分地分布钼，解决了第一快速热处理主要解决的问题，因此可仅用一歩快速热处理来生成电阻率较低的娃化镍。根据本实施例，执行快速热处理以使得衬底I的材料(硅)与沉积的镍钼合金中的镍进行反应而生成娃化镍7,如图9a所示。根据本实施例的一种实施方式，该快速热处理例如可以是激光退火。该快速热处理可为较高温度(例如，高于300°C，更特别地可为400°C 800°C，甚至可为800°C IOOO0C )下的热处理。对于此快速热处理方法，可采用例如在文献7中公开的毫秒级退火方法或者文献2和文献3中各自公开的退火方法。此外，也可采用如文献9中所公开的高温退火方法。但是，也可以使用其它任何适当的快速热处理方法。在执行快速热处理之后，衬底I中所述特定区域中仍可能残留有未反应的镍5(未形成硅化物的镍5)，如图9a所示。因此，执行选择性蚀刻(SE)以去除未反应的镍，如图9b所示。所述选择性蚀刻例如可以是湿法蚀刻。与第四实施例类似地，根据第七实施例的エ艺步骤，可形成在含有硅化镍的衬底区域中分布有钼的半导体器件。例如，所形成的半导体器件中的含有硅化镍的区域可与硅形成肖特基结(肖特基ニ极管)。根据第八实施例的半导体器件制造方法，由于通过钼的注入而非钼的沉积而引入钼，因此，所述含有硅化镍的区域的第一深度处的钼浓度(原子百分比)大于比第一深度浅的第二深度处的钼浓度(原子百分比)，即，钼在衬底内部具有浓度峰值，如图4所示。由于使用注入方法注入钼，因此与使用沉积方法沉积钼的现有技术方案相比，钼原子在衬底深度上可具有更加宽广的分布范围，而非仅仅停留在硅化镍的表面区域中。从而，能够在衬底中的更大的区域中有效地改善硅化镍的热稳定性，以抑制镍的扩散。进ー步地，根据第八实施例的方法制造的半导体器件能够具有更少的管状缺陷和尖峰状缺陷，从而减轻泄漏电流带来的器件损伤和性能劣化。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，没有描述本领域所公知的ー些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。例如，虽然以上參照附图描述了单个半导体器件的结构及其制造エ艺，但是，上述结构和エ艺可用于半导体器件阵列中的多个半导体器件(例如CMOS晶体管)。在这种情况下，可通过上述制造エ艺在同一衬底上同时形成多个具有硅化镍区域的半导体器件。此外，虽然以上描述了钼的离子化、钼注入以及快速热处理的具体方法示例和參数，但是本发明不限于这些具体的方法示例和參数。各种其它エ艺和參数也可在本发明中使用。此外，虽然以上描述了沉积镍或镍钼合金以用于通过热处理而形成硅化镍，但是也可以采用注入的方式向村底中引入镍并且类似地通过热处理而形成硅化镍。此外，虽然在前文中没有描述，但是在衬底中沉积或者注入镍或镍钼合金之后，为了防止镍氧化，可在镍或镍钼合金之上沉积氮化钛(TiN)以便将镍与氧气隔离。之后，可在选择性蚀刻中去除该氮化钛。虽然已经通过示例对本发明的ー些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
权利要求
1.一种半导体器件的制造方法，包括在衬底中注入钼；和在所述衬底中的注入有钼的区域中形成硅化镍。
2.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入有钼的区域中引入镍的步骤，以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
3.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入钼之前在要注入钼的区域中引入镍的步骤，以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
4.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入有钼的区域中沉积镍钼合金的步骤，以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
5.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入钼之前在要注入钼的区域中沉积镍钼合金的步骤，以及形成硅化镍的所述步骤包括执行快速热处理以形成硅化镍。
6.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入有钼的区域中引入镍的步骤，以及形成硅化镍的所述步骤包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
7.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入钼之前在要注入钼的区域中引入镍的步骤，以及形成硅化镍的所述步骤包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
8.如权利要求I所述的方法，其中所述衬底是硅衬底，该方法还包括在注入有钼的区域中沉积镍钼合金的步骤，以及形成硅化镍的所述步骤包括执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物；执行选择性蚀刻以去除未反应的镍；和执行第二快速热处理以形成硅化镍。
9.如权利要求I所述的方法，其中 所述衬底是硅衬底， 该方法还包括在注入钼之前在要注入钼的区域中沉积镍钼合金的步骤，以及 形成硅化镍的所述步骤包括 执行第一快速热处理以形成电阻率高于硅化镍的高电阻镍硅化物； 执行选择性蚀刻以去除未反应的镍；和 执行第二快速热处理以形成硅化镍。
10.如权利要求6 9中任一项所述的方法，其中 所述第一快速热处理是浸润式退火、激光退火或毫秒级退火，所述第二快速热处理是浸润式退火、激光退火或毫秒级退火。
11.如权利要求2 5中任一项所述的方法，其中 所述快速热处理是激光退火。
12.如权利要求I所述的方法，其中 钼的所述注入的注入能量为5KeV 40KeV，注入倾角为0 10度，注入剂量为3X IO13 5X IO14原子/cm2，注入温度为_100°C 20°C，注入峰值深度为40埃 100埃。
13.如权利要求I所述的方法，其中 所述区域与所述衬底的半导体材料形成肖特基结。
14.如权利要求I所述的方法，其中 所述区域是与晶体管的源极或漏极对应的衬底区域。
15.一种半导体器件，包括 衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有钼， 其中，所述含有硅化镍的区域的第一深度处的钼浓度大于第二深度处的钼浓度，所述第二深度比第一深度浅。
16.如权利要求15所述的半导体器件，其中 所述区域与所述衬底的半导体材料形成肖特基结。
17.如权利要求15所述的半导体器件，其中 所述区域是与晶体管的源极或漏极对应的衬底区域。
18.如权利要求15所述的半导体器件，其中 所述钼是通过注入而引入到所述区域中的，注入能量为5KeV 40KeV，注入倾角为0 10度，注入剂量为3X IO13 5X IO14原子/cm2，注入温度为_100°C 20°C，注入峰值深度为40埃 100埃。
19.一种半导体器件,包括 衬底，所述衬底中具有含有硅化镍的区域，所述含有硅化镍的区域中分布有注入的钼。
20.如权利要求19所述的半导体器件，其中 所述区域与所述衬底的半导体材料形成肖特基结。
21.如权利要求19所述的半导体器件，其中 所述区域是与晶体管的源极或漏极对应的衬底区域。
22.如权利要求19所述的半导体器件，其中所述注入的注入能量为5KeV 40KeV，注入倾角为O 10度，注入剂量为3X1013 .5 X IO14原子/cm2，注入温度为-100°C 20°C，注入峰值深度为40埃 100埃。
全文摘要
本发明公开一种半导体器件和用于制造半导体器件的方法。常规上，通过在器件衬底中沉积铂来抑制硅化镍中的镍的扩散。用沉积的方式引入铂使得铂仅停留在表层，而无法有效地在所需的深度上抑制镍的扩散。根据本发明，通过在衬底中注入铂并且在所述衬底中的注入有铂的区域中形成硅化镍，形成半导体器件。通过利用本发明，铂可分布在所需要的深度范围中，从而更加有效地抑制镍的扩散。
文档编号H01L29/08GK102856177SQ20111017387
公开日2013年1月2日 申请日期2011年6月27日 优先权日2011年6月27日
发明者吴兵 申请人:中芯国际集成电路制造(北京)有限公司