专利名称：基板处理方法
技术领域：
本发明涉及使等离子体生成用的高频电力和偏置(bias)用的高频电力脉冲波状地施加而生成等离子体，用该等离子体对基板实施规定的蚀刻处理的基板处理方法。
背景技术：
在对于以半导体晶片为主的基板中实施配线加工等时，需要对基板实施微细的加工处理，利用等离子体的基板处理方法被广泛应用。在这种基板处理方法中，应用有应该满足反应性离子蚀刻(Reaction Ion Etching)处理的加工形状细致化等的要求的，使等离子体脉冲波状地产生的技术。通过使等离子体脉冲波状地产生，能够适当地控制等离子体生成气体的离解，由此，能够抑制过度蚀刻，实现微细加工。另外，近年来提出有组合如下两种技术的同步脉冲控制将等离子体生成用的高频电力(以下，称作“源RF”)脉冲波状地施加使等离子体脉冲波状地生成的技术；和将偏置用的高频电力(以下，称作“偏置RF”)脉冲波状地施加，将等离子体中的正离子的引入控制成脉冲波状的技术。(例如参照专利文献1)先行技术文献专利文献专利文献1 日本特开2000-311890号公报
发明内容
发明要解决的课题在反应离子蚀刻处理中，伴随着等离子体中的正离子半导体晶片引入，如图7所示，在形成于目标膜70的孔71底部滞留有正离子72，由该滞留的正离子72而使后继的正离子73到达孔71的底部受到电阻碍，在孔71中后继的正离子73的前进路线被改变，由此， 孔71发生形变，其结果是存在用正离子进行的蚀刻效率下降的问题。另一方面，已知在同步脉冲控制方式的等离子体蚀刻中，将源RF的施加停止(断开)后，经过一小段时间，因等离子体中失去能量的失活电子附着于中性的分子和原子或原子团等而生成负离子。于是，为了将滞留在孔71的底部的正离子电中和，利用负离子来提高蚀刻效率的方案得到讨论。本发明的目在于，提供一种能够不会使用正离子进行的蚀刻效率下降地，有效利用负离子且提高整体蚀刻效率的基板处理方法。用于解决课题的方法为了达成上述目的，权利要求1所述的基板处理方法，是基板处理装置的基板处理方法，该基板处理装置具有在内部产生等离子体的处理室、载置配置在该处理室内的基板的载置台和与该载置台相对配置的电极，该基板处理方法在上述处理室内施加等离子体生成用的高频电力，在上述载置台施加比上述等离子体生成用的高频电力频率低的偏置用的高频电力，对上述基板实施等离子体蚀刻处理，该基板处理方法的特征在于分别作为脉冲波施加上述等离子体生成用的高频电力和上述偏置用的高频电力，并且包括一并施加上述等离子体生成用的高频电力和上述偏置用的高频电力，用上述等离子体中的正离子对上述基板实施蚀刻处理的正离子蚀刻步骤；一并停止上述等离子体生成用的高频电力和上述偏置用的高频电力的施加，在上述处理室内产生负离子的负离子生成步骤；和停止上述等离子体生成用的高频电力的施加，施加上述偏置用的高频电力，将负离子引入到上述基板的负离子引入步骤，其中使上述偏置用的高频电力的占空比大于上述等离子体生成用的高频电力的占空比。权利要求2所述的基板处理方法，在权利要求1所述的基板处理方法的基础上，特征在于上述偏置用的高频电力的占空比为0. 7 0. 8，上述等离子体生成用的高频电力的占空比为0. 5 0. 6。权利要求3所述的基板处理方法，在权利要求1或2所述的基板处理方法的基础上，特征在于持续上述脉冲波的1/2周期以上进行上述正离子蚀刻步骤。权利要求4所述的基板处理方法，在权利要求1 3中的任一项所述的基板处理方法的基础上，特征在于持续上述脉冲波的1/4周期以上进行上述负离子生成步骤。权利要求5所述的基板处理方法，在权利要求1 3中的任一项所述的基板处理方法的基础上，特征在于持续10 30 μ sec的时间进行上述负离子生成步骤。权利要求6所述的基板处理方法，在权利要求1 5中的任一项所述的基板处理方法的基础上，特征在于依次反复进行上述正离子蚀刻步骤、上述负离子生成步骤和上述负离子引入步骤。发明效果根据本发明，由于使偏置用的高频电力的占空比大于等离子体生成用的高频电力的占空比，所以在有充分的时间实行正离子蚀刻步骤的基础上，还能够实行负离子引入步骤。由此，能够不会使用正离子进行的蚀刻效率下降地，有效利用负离子且提高整体蚀刻效率。
图1是表示应用本发明的基板处理方法的基板处理装置的概略结构的截面图。图2是表示应用脉冲控制方式的基板处理方法的各种形态的控制工序的图。图3是表示本发明的实施方式的基板处理方法的控制工序的图。图4是表示生成负离子的机理的说明图。图5是表示负离子引入步骤的偏置电压的变化的图，是将该偏置电压与正离子蚀刻步骤的偏置电压进行比较的图。图6是表示本发明的实施方式的负离子的作用的说明图。图7是表示现有的基板处理方法的正离子的遮蔽效应(shading effect)的说明图。附图符号说明10基板处理装置11处理室
12 基座30 喷头60目标膜61 孔62正离子63正离子64负离子
具体实施例方式以下，参照附图对本发明的实施方式进行详细说明。图1是表示应用本发明的基板处理方法的基板处理装置的概略结构的截面图。该基板处理装置是对基板实施规定的等离子体蚀刻处理的装置。在图1中，基板处理装置10具有收纳作为基板的半导体晶片W(以下，称作“晶片”)的腔室11，在腔室11内配置有载置晶片W的圆柱状的基座12。由腔室11的内侧壁和基座12的侧面形成侧方排气路13。在侧方排气路13的中间配置有排气板14。排气板14是具有多个贯通孔的板状部件，作为将腔室11的内部分隔为上部和下部的分隔板起作用。在被排气板14分隔的腔室11内部的上部(以下，称作“处理室”)15 中，如后所述产生等离子体。另外，在腔室11内部的下部(以下，称作“排气室(manifold， 歧管)”)16连接有将腔室11内的气体排出的排气管17。排气板14捕捉或反射产生于处理室15的等离子体，防止其向歧管16泄漏。在排气管17 连接有 TMP (Turbo Molecular Pump 涡轮分子泵)和 DP (Dry Pump 干式泵)(都省略图示)，这些泵将腔室11内抽成真空使之减压到规定压力。另外，通过APC 阀(省略图示)控制腔室11内的压力。在腔室11内的基座12经由第一匹配器19连接有第一高频电源18，且经由第二匹配器21连接有第二高频电源20，第一高频电源18将较低的频率例如2MHz的偏置用高频电力(以下，称作“偏置RF”)施加到基座12，第二高频电源20将较高的频率例如60MHz的等离子体生成用高频电力(以下，称作“源RF”)施加到基座12。由此，基座12作为电极起作用。另外，第一匹配器19和第二匹配器21，减少来自基座12的高频电力的反射，使高频电力向基座12施加的效率最大。在基座12的上部配置有内部具有静电电极板22的静电夹盘(ESC Electrostatic chuck) 23。静电夹盘23具有段差，由陶瓷构成。在静电电极板22连接有直流电源M，当施加正的直流电压到静电电极板22时，在晶片W的静电夹盘23侧的面(以下，称作“背面”)上产生负电位使静电电极板22和晶片 W的背面之间产生电位差，由起因于该电位差的库仑力或约翰逊-拉别克力，晶片W被静电夹盘23吸附保持。另外，在静电夹盘23，以围住被吸附保持的晶片W的方式，聚焦环25被载置于静电夹盘23的段差的水平部。聚焦环25例如由Si或碳化硅(SiC)构成。在基座12的内部，例如设置有在圆周方向上延伸的环状的制冷剂流路沈。在制冷剂流路沈，从制冷单元(省略图示)经由制冷剂用管27循环供给低温的制冷剂，例如冷却水或GALDEN(注册商标)。被制冷剂冷却的基板12经由静电夹盘23将晶片W和聚焦环25 冷却。在静电夹盘23的吸附保持晶片W的部分(以下，称作“吸附面”)，多个传热气体供给孔观开口。传热气体供给孔观经由传热气体供给线四与传热气体供给部(省略图示)连接，传热气体供给部经由传热气体供给孔观，将作为传热气体的He (氦)气供给到吸附面与晶片W背面的间隙。被供给到吸附面与晶片W背面的间隙中的He气，有效地将晶片 W的热传递到静电夹盘23。在腔室11的顶棚部中，以间隔处理室15的处理空间S与基座12相对的方式配置有喷头30。喷头30具有上部电极板31、可拆卸地吊着该上部电极板31的冷却板32和覆盖冷却板32的盖体33。上部电极板31，由具有在厚度方向贯通的多个气孔34的圆板状部件形成，由作为半导体的Si或SiC构成。另外，在冷却板32的内部设置有缓冲室35，在缓冲室35连接有气体导入管36。另外，在喷头30的上部电极板31连接有直流电源37，向上部电极板31施加负的直流电压。此时，上部电极板31放出二次电子，防止在处理室15内部的晶片W上电子密度下降。被放出的二次电子，从晶片W上，向在侧方排气路13中以围住基座12的侧面的方式设置的由作为半导电体的碳化硅(SiC)或硅(Si)构成的接地电极(接地环)38流动。在这种结构的基板处理装置10中，从处理气体导入管36向缓冲室35供给的处理气体，经由上部电极板31的气孔34向处理室15内部导入，被导入的处理气体，被从第二高频电源20经由基板12向处理室15内部施加的源RF激发，成为等离子体。等离子体中的正离子，由第一高频电源18施加到基板12的偏置RF而被向晶片W引入，在晶片W实施等离子体蚀刻处理。基板处理装置10的各构成部件的操作由基板处理装置10所具备的控制部(省略图示)的CPU根据与等离子体蚀刻处理对应的程序来控制。作为使用这种基板处理装置的脉冲控制方式的基板处理方法，可以考虑如下方法(1)源RF的脉冲波的相位与偏置RF的脉冲波的相位的相位差为零的同步脉冲控制； (2)使偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向后方错开的脉冲控制；和(3) 使偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向前方错开的脉冲控制。图2是表示应用脉冲控制方式的基板处理方法的各种形态的控制工序的图。图 2 (A)表示源RF的脉冲波的相位与偏置RF的脉冲波的相位的相位差为零的情况，图2 (B)表示使偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向后方错开1/4周期的情况，图 2 (C)表示使偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向前方错开1/4周期的情况。在图2(A)中，源RF和偏置RF的脉冲波的相位同步，源RF和偏置RF同时导通 (ON)、断开(OFF)。因此，当源RF导通时，由偏置RF而将正离子引入到晶片W，实行用正离子进行的高效率的蚀刻。在这种情况下，将源RF断开后经过一小段时间生成的负离子，由于偏置RF被断开，所以只存在于等离子体中，不会被引入到晶片W。因此，不能将滞留在孔的底部的正离子电中和。在图2(B)中，偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向后方错开仅 1/4周期，将源RF导通后将偏置RF导通，接着，将源RF断开后将偏置RF断开，反复进行这样的控制。在这种情况下，在源RF和偏置RF都导通的状态下，实行用正离子进行的高效率的蚀刻；在源RF断开而偏置RF导通的状态下，实行用被偏置RF引入的正离子进行的中等效率的蚀刻；在源RF导通而偏置RF断开的状态下，实行用被起因于源RF而产生于基座12 的自偏置电压引入的正离子进行的低效率的蚀刻。但是，在源RF被断开并经过一小段时间后的生成负离子时，由于偏置RF被断开，所以负离子不会被引入到晶片W。因此，不能将滞留在孔的底部的正离子电中和。而且，由于与图2(A)的情况相比用正离子进行的高效率蚀刻的时段变短，所以蚀刻的效率比图2(A)的情况低。其次，在图2(C)中，偏置RF的脉冲波的相位相对于源RF的脉冲波的相位向前方错开仅1/4周期，将偏置RF导通后将等离子体生成用RF导通，接着，将偏置RF断开后将源 RF断开，反复进行这样的控制。在这种情况下，在源RF和偏置RF都导通的状态下，实行用正离子进行的高效率的蚀刻；在源RF导通而偏置RF断开的状态下，实行用被自偏置电压引入的正离子进行的低效率的蚀刻。另外，在源RF被断开并经过一小段时间后的生成负离子时，由于与下一个脉冲波对应的偏置RF被导通，所以等离子体中的负离子由偏置RF而被引入到晶片。S卩，在图2(C)中，虽然能够实现用负离子进行的正离子的电中和，但是由于用正离子进行的高效率蚀刻的时段与图2(A)的情况相比变短，所以整体的蚀刻效率比图2(A) 的情况低。本发明者着眼于等离子体中生成的负离子，以有效利用该负离子提高整体的蚀刻效率为目的，对负离子的变动和源RF及偏置RF的导通、断开的时序等进行锐意研究的结果，发现如下事实，从而达到本发明通过分别脉冲波状地施加等离子体生成用的高频电力与偏置用的高频电力，设置如下三个步骤一并施加等离子体生成用的高频电力和偏置用的高频电力的正离子蚀刻步骤；一并使等离子体用的高频电力与偏置用的高频电力的施加停止的负离子生成步骤；和仅施加偏置用的高频电力将负离子引入到基板的负离子引入步骤，其中使偏置用的高频电力的占空比大于等离子体生成用的高频电力的占空比，能够有效利用负离子并提高整体的蚀刻效率。图3是表示本发明的实施方式的基板处理方法的控制工序的图。在图3中，分别脉冲波状地施加源RF和偏置RF，在一并停止(断开)源RF和偏置 RF的施加的负离子生成步骤3c的后续，设置有仅施加(导通)偏置RF的负离子引入步骤 3a。另外，在负离子引入的步骤3a的后续，设置有一并导通源RF和偏置RF的正离子蚀刻步骤北。依次反复进行负离子生成步骤3c、负离子引入步骤3a和正离子蚀刻步骤北。首先，对负离子生成步骤3c的负离子的生成机理进行详细说明。图4是表示生成负离子的机理的说明图。其中，在图4的下方的图中，实线表示电子温度(Te)，虚线表示负离子的密度。在图4中，当将源RF从断开切换到导通(从图3的负离子引入步骤3a切换到正离子蚀刻步骤3b)时，产生等离子体，处理室内的电子温度(Te)上升，电子和正离子的密度变高，在该电子和正离子的密度高的状态下实行用正离子进行的高效率蚀刻。等离子体中，虽然主要存在从处理气体生成的电子、正离子和原子团，但是当正离子蚀刻步骤北结束，源RF被断开时，电子失去能量，电子温度下降。然后，因电子温度下降而失活，能量变小的电子，不能单独地存在，附着于浮游在处理室15内的中性分子和原子或原子团上，由此，生成例如F_、CF-等负离子。此时，等离子体成为混合正离子和负离子的离子-离子等离子体(ion-ion plasma)。由于电子向分子或原子团的附着，是通过电子撞击分子或原子团进行的，所以负离子的生成速度慢，在源RF被断开后，负离子慢慢地生成、增加。因此，源RF被断开后，如果不经过规定的时间例如10 30 μ sec,即使将偏置RF导通，能够引入到晶片W的负离子的密度也较低，所以不能进行正离子的电中和。于是，在本实施方式中，源RF被断开后，经过规定时间负离子的密度变高后将对应下一个脉冲波的偏置RF导通。接着，对作为本实施方式的特征部分的负离子引入步骤3a进行详细说明。源RF和偏置RF被一并断开的负离子生成步骤结束后，仅将对等离子体的生成不做贡献的偏置RF导通，移至负离子引入步骤3a。在负离子引入步骤3a中，由于源RF被断开，所以不产生由源RF产生的自偏置电压。因此，引入负离子的偏置电压，由偏置RF产生的偏置电压处于支配性地位，其电位以士0线为中心向正侧或负侧反复摆动。图5是表示负离子引入步骤3a的偏置电压的变化的图，是将该偏置电压与正离子蚀刻步骤北的偏置电压进行比较的图。在图5中，在施加源RF和偏置RF实行等离子体蚀刻处理的情况下(图5中，下方的图)，处理室内的电子温度变高，在处理室内产生等离子体。因此，为了取得与产生的等离子体的平衡，在晶片W产生负电位的偏置电压。该偏置电压的电位在负的区域反复摆动。与之相对地，在负离子引入步骤3a中，源RF被断开，由于电子密度充分下降，等离子体变稀薄，所以偏置电压的电位移动到士0线为止，该电位以士0线为中心上下摆动(图 5中，上方的图)。然后，偏置电压的电位在正的区域摆动时负离子被引入到晶片W的目标膜，偏置电压的电位在负的区域摆动时正离子被引入到晶片W的目标膜。在这里，对在负离子引入步骤3a中被引入到晶片W的目标膜的负离子的作用进行说明。图6是表示本发明的实施方式的负离子的作用的说明图。在图6中，用正离子进行的正离子蚀刻步骤北的蚀刻的结果是，正离子62滞留在形成于晶片W的目标膜60的孔61的底部。在这种状态下，如果进一步持续用正离子进行的蚀刻，由于应该被引入到目标膜60的正离子63与滞留在孔61的底部的正离子62排斥， 所以有蚀刻不能平稳地进行的风险。另一方面，在正离子蚀刻步骤北的前段，设置仅将偏置RF导通的负离子引入步骤 3a,通过引入处理室内的负离子64到晶片W的目标膜60，将滞留在孔61的底部的正离子 62电中和。像这样，通过利用负离子64将晶片W的目标膜60的正电荷中和，使之后的正离子 63容易进入孔61，所以正离子蚀刻步骤北的蚀刻平稳地进行。像这样，在本实施方式中，在正离子蚀刻步骤北结束后，一并将源RF和偏置RF断开，使等离子体的电子温度(Te)充分降低，由此使负离子逐渐在处理室内生成(负离子生成步骤3c)。接着，仅将偏置RF导通，将在处理室15内生成的负离子引入到目标膜60(负离子引入步骤3a)。接着，将源RF导通，实行用正离子进行的高效率蚀刻(正离子蚀刻步骤 3b)，之后，依次反复进行负离子生成步骤3c、负离子引入步骤3a和正离子蚀刻步骤北，对晶片W的目标膜60实施规定的蚀刻处理。
根据本实施方式，将偏置RF的占空比设定为例如0. 7 0. 8，优选为0. 75，将源RF 的占空比设定为例如0. 5 0. 6，优选为0. 5。通过使偏置RF的占空比大于源RF的占空比，能够在引入负离子将孔底部的正电荷中和后，充分地确保正离子蚀刻步骤的蚀刻时间， 由此能够提高整体的蚀刻效率。在这种情况下，将源RF和偏置RF的脉冲波的频率控制成相同，例如为IkHz 20kHz。在本实施方式中，优选持续脉冲波的1/2周期以上进行正离子蚀刻步骤北。由此， 能够充分地确保正离子蚀刻步骤的时间，提高整体的蚀刻效率。在本实施方式中，负离子生成步骤3c，优选持续脉冲波的1/4周期以上。由此，能够确实地生成负离子，在接着的负离子引入步骤3a中，高效地引入负离子到晶片W的目标膜。在本实施方式中，从处理室15内的电子温度充分下降，到充分生成负离子为止的时间，是在例如10 30 μ sec之间。因此，作为负离子生成步骤3c，优选确保在10 30 μ sec之间。S卩，在一并断开源RF与偏置RF，正离子蚀刻步骤北结束之后，优选确保并持续10 30 μ sec间的负离子生成步骤3c，接着，将偏置RF导通移至负离子引入步骤3a。 由此，能够充分地确保负离子的生成时间，在接着的负离子引入步骤3a中，能够高效地将负离子引入到晶片W的目标膜60的孔61内，中和滞留的正离子62。在这种情况下，偏置RF的频率，优选为不生成等离子体的频率，例如4MHz以下。 由此，能够使负离子遵循偏置频率的变动，由此能够提高负离子的引入效率。另外，负离子的生成步骤3c，在处理室内的等离子体变稀薄电子温度降低，自偏置电压从负的区域移至士0线附近的程度为止，能够考虑为正离子的量减少所需的时间。在本实施方式中，作为基板处理装置使用下部RF2频率的装置，本发明并不限定于下部RF2频率的装置，在上下RF2频率的装置中也能够实行。以上，用实施方式对本发明进行了说明，但本发明并不限定于上述实施方式。另外，在上述的实施方式中，实施等离子体处理的基板，并不限定于晶片，也可以是包括 LCD (Liquid Crystal Display 液晶显示器)的 FPD (Flat Panel Display 平板显示器)等所用的各种基板、光罩、CD基板、印刷基板等。另外，本发明的目的通过如下方式达成将存储有实现上述各实施方式的功能的软件的程序代码的存储介质，供给到系统或装置，该系统或装置的计算机(或CPU、MPU等) 将储存于存储介质的程序代码读取并实行。在这种情况下，从存储介质中读取的程序代码本身实现上述实施方式的功能，该程序代码和存储该程序代码的存储介质构成本发明。另外，作为用于供给程序代码的存储介质，能够使用例如软盘(Floppy Disk，注册商标)、硬盘、光磁盘、CD-ROM、CD-R、CD-RM、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW 等光盘、磁带、非易失性的存储卡、ROM等。此外，也可以经由网络下载程序代码。另外，不仅通过实行计算机读取的程序代码来实现上述实施方式的功能，还包括基于该程序代码的指示，在计算机上运行的OS(操作系统)等进行实际处理的一部分或全部，通过该处理实现上述的各实施方式的功能的情况。而且，还包括如下情况将从存储介质读取的程序代码，写入到插入计算机的功能扩展板或与计算机连接的功能扩展单元所具备的存储器之后，基于该程序代码的指示，在扩展板和扩展单元等中具备该扩展功能的CPU进行实际处理的一部分或全部，通过该处理实现上述的各实施方式的功能。
权利要求
1.一种基板处理装置的基板处理方法，该基板处理装置具有在内部产生等离子体的处理室、载置配置在该处理室内的基板的载置台和与该载置台相对配置的电极，该基板处理方法在所述处理室内施加等离子体生成用的高频电力，在所述载置台施加比所述等离子体生成用的高频电力频率低的偏置用的高频电力，对所述基板实施等离子体蚀刻处理，该基板处理方法的特征在于分别作为脉冲波施加所述等离子体生成用的高频电力和所述偏置用的高频电力，并且包括一并施加所述等离子体生成用的高频电力和所述偏置用的高频电力，用所述等离子体中的正离子对所述基板实施蚀刻处理的正离子蚀刻步骤；一并停止所述等离子体生成用的高频电力和所述偏置用的高频电力的施加，在所述处理室内产生负离子的负离子生成步骤；和停止所述等离子体生成用的高频电力的施加，施加所述偏置用的高频电力，将负离子引入到所述基板的负离子引入步骤，其中使所述偏置用的高频电力的占空比大于所述等离子体生成用的高频电力的占空比。
2.如权利要求1所述的基板处理方法，其特征在于所述偏置用的高频电力的占空比为0. 7 0. 8，所述等离子体生成用的高频电力的占空比为0. 5 0. 6。
3.如权利要求1所述的基板处理方法，其特征在于持续所述脉冲波的1/2周期以上进行所述正离子蚀刻步骤。
4.如权利要求1所述的基板处理方法，其特征在于持续所述脉冲波的1/4周期以上进行所述负离子生成步骤。
5.如权利要求1所述的基板处理方法，其特征在于持续10 30 μ sec的时间进行所述负离子生成步骤。
6.如权利要求1 5中的任一项所述的基板处理方法，其特征在于依次反复进行所述正离子蚀刻步骤、所述负离子生成步骤和所述负离子引入步骤。
全文摘要
本发明提供一种能够不会使用正离子进行的蚀刻效率下降地，有效利用负离子且提高整体蚀刻效率的基板处理方法。该基板处理方法的特征在于分别作为脉冲波施加等离子体RF和偏置RF，并依次反复进行以下步骤一并施加等离子体RF和偏置RF，用等离子体中的正离子对基板实施蚀刻处理的正离子蚀刻步骤(3b)；一并停止等离子体RF和偏置RF的施加，在处理室内产生负离子的负离子生成步骤(3c)；和停止等离子体RF的施加，施加偏置RF将负离子引入到基板的负离子引入步骤(3a)，其中，使偏置RF的占空比大于等离子体RF的占空比。
文档编号H01L21/3065GK102299068SQ20111017670
公开日2011年12月28日 申请日期2011年6月22日 优先权日2010年6月23日
发明者八田浩一, 持木宏政 申请人:东京毅力科创株式会社