专利名称：多圈排列无载体双ic芯片封装件及其生产方法
技术领域：
本发明涉及电子信息自动化元器件制造技术领域，尤其涉及到四边扁平无弓丨脚IC 芯片封装，具体说是一种多圈排列无载体双IC芯片封装件，本发明还包括该封装件的生产方法。
背景技术：
近年来，随着移动通信和移动计算机领域便捷式电子元器件的迅猛发展，小型封装和高密度组装技术得到了长足的发展；同时，也对小型封装技术提出了一系列严格要求，诸如，要求封装外形尺寸尽量缩小，尤其是封装高度小于1 mm。封装后的连接可靠性尽可能提高，适应无铅化焊接(保护环境)和有效降低成本。QFN(Quad Flat No Lead Package)型多圈IC芯片倒装封装的集成电路封装技术是近几年发展起来的一种新型微小形高密度封装技术，是最先进的表面贴装封装技术之一。由于无引脚、贴装占有面积小，安装高度低等特点，为满足移动通信和移动计算机领域的便捷式电子机器，如PDA、3G手机、MP3、MP4、MP5等超薄型电子产品发展的需要应用而生并迅速成长起来的一种新型封装技术。目前的四边扁平无引脚封装件，由于引脚少，即I/O 少，满足不了高密度、多I/O封装的需要，同时焊线长，影响高频应用。而且QFN—般厚度控制在0. 82mm 1. 0 mm，满足不了超薄型封装产品的需要。
发明内容
本发明所要解决的技术问题是提供一种能实现引脚间距为0.65mm 0. 50 mm, I/O数达200个的高密度封装四边扁平无引脚的一种多圈排列无载体双IC芯片封装件，本发明还提供该封装件的生产方法。本发明的技术问题采用下述技术方案实现
一种多圈排列无载体双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚，所述引线框架采用无载体引线框架，所述IC芯片设有带凸点的IC芯片和不带凸点的IC芯片，带凸点的IC芯片的凸点设置在第一圈内引脚上，带凸点的IC芯片背面设有粘片胶或胶膜片，粘片胶或胶膜片上粘接不带凸点的IC芯片，不带凸点的IC芯片上的焊盘与第二圈内引脚之间焊线连接，形成键合线。所述的绕圈排列的内引脚包括第一圈内引脚、第二圈内引脚、第三圈内引脚及第四圈内引脚，每圈之间通过中筋和边筋相连接，同一圈的内引脚之间相连接。所述弓I线框架每边的内弓I脚平行排列。所述弓I线框架每边的内弓I脚交错排列。所述的IC芯片为倒装上芯。上述多圈排列无载体双IC芯片封装件的生产步骤如下 步骤1:减薄
晶圆减薄厚度ΙΟΟμπι 250μπι，其中带凸点芯片的晶圆厚度为250μπι，粗磨速度 3ym/ s 6ym/s，精磨速度0. 6 μ m/s 1. 0 μ m/s ；不带凸点芯片晶圆厚度100 μ m，粗磨速度:2ym/ s ~ 4 μ m/s ；精磨速度0. 4ym/s 0. 8 μ m/s ； 步骤2 划片
彡8吋的晶圆采用DISC 3350双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机， 划片进刀速度控制在< lOmm/s ； 步骤3 上芯
一次上芯选用无载体框架和带凸点的IC芯片，采用倒装上芯；针对一次倒装上芯的半成品，进行不带凸点的IC芯片二次上芯，采用AD828/^9上芯机，在第一层带凸点的IC 芯片背面先点上粘片胶QMI538，再将芯片吸附粘在其上面，第二层上芯的半成品在150°C 下烘烤3小时；
步骤4 底部填充&固化
对一次倒装上芯的半成品，选用热膨胀系数低α 1 < 1的绝缘材料，将下填料加热到 80°C 110°C，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料结束后的产品烘烤约15分钟 30分钟； 步骤5 压焊
对第二层无凸点芯片进行焊线压焊，与第二圈内引脚之间采用低弧度键合方法焊接， 弧高控制在100 μ m以内，形成键合线，所采用弧形是防止塑封冲线的高低弧或反打方法； 步骤6 塑封
选用吸水率彡0. 25%、应力膨胀系数α 1彡1的低吸湿、低应力环保型塑封； 步骤7:后固化
使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件温度为150°C，时间5小时； 步骤8 打印同常规QFN打印； 步骤9:分离引脚磨削法分离
先将打印完的产品框架底部进行腐蚀，腐蚀深度0. 04mm 0. 06mm，然后磨削，磨削深度0. 065mm 0. 045mm，使相邻引脚分离； 步骤10 电镀
采用化学镀系统，先电镀一层8μπι IOym的铜，然后再镀7μπι 15μπι的纯锡；其烘烤设备和工艺同普通QFN; 步骤11 分离产品
采用双刀切割机，将单元型产品分离成单个产品； 步骤12 产品测试、包装入库产品测试、包装入库同普通QFN产品。所述步骤9分离引脚采用激光法分离，从激光切口将内外引脚的连筋激光切断， 以分离内圈、外圈上的引脚，激光切割深度大于0. Ilmm + 0. 02mm。所述步骤10电镀，对于激光切割分离引脚间连筋的半成品，电镀7 μ m 15 μ m的纯锡。本发明的多圈QFN引线框架设计，可以比同样面积的单排引线框架的引脚数设计增加40%以上；双IC芯片封装件倒装上芯，由于凸点与框架直接接触，其特点是热传导距离短，具有较好的热性能，减小了电路内部焊接电感和电容，使信号传输快，失真小，具有良好的电性能，具有良好的高频性能。另外，倒装上芯的凸点+助焊剂的高度远小于焊线弧高， 因此，封装产品厚度可以低于0. 5mm，避免了焊线的交丝和开路，提高了测试良率和可靠性。
图1为本发明结构示意图2为本发明腐蚀后的剖面示意图； 图3为本发明磨削分离引脚后剖面示意图； 图4为激光分离引脚后剖面示意图； 图5为本发明内引脚平行排列俯视图； 图6为本发明内引脚交错排列俯视图。
具体实施例方式下面结合附图对本发明进行详细说明
一种多圈排列无载体双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体，引线框架采用无载体引线框架，无载体引线框架的四边呈数圈排列有引线框架内引脚，包括第一圈内引脚8、第二圈内引脚9、第三圈内引脚16及第四圈内引脚18，每圈之间通过中筋g 和边筋f相连接，同一圈的内引脚之间相连接。引线框架四边a、b、c、d的每边区域的内引脚平行排列，或者交错排列。IC芯片设有带凸点的IC芯片3和不带凸点的IC芯片7，带凸点的IC芯片3为倒装上芯，凸点4粘接在第一圈内引脚8上。在带凸点的IC芯片3背面用粘片胶或胶膜片上粘接不带凸点的IC芯片7，不带凸点的IC芯片7上的焊盘与第二圈内引脚9之间焊线连接，形成键合线11。首先，在带凸点的IC芯片3印刷上焊料2，接着进行带凸点的IC芯片3倒装上芯并回流焊，使带凸点的IC芯片3上的凸点4及焊料2和第一内引脚8进行充分结合；其次， 使用下填料将带凸点的IC芯片3上的凸点4及第一内引脚8包裹并烘烤；然后，在带凸点的IC芯片3背面使用绝缘胶13进行不带凸点的IC芯片7的第二次上芯；接着，使用传统压焊工艺，通过键合线11将不带凸点的IC芯片7上的焊点和第二内引脚9导通连接；由带凸点的IC芯片3及凸点4、第一圈内引脚8、不带凸点的IC芯片7、键合线11、第二圈内引脚9、第三圈内引脚16及第四圈内引脚18构成电路的电源和信号通道。通过塑封，塑封体12包围了引线框架载体1、焊料2、带凸点的IC芯片3、凸点4、绝缘胶13、第一圈内引脚 8、第二圈内引脚9、、凹坑14、键合线11构成电路整体，并对带凸点的IC芯片3和不带凸点的IC芯片7、键合线11起到保护和支撑作用。然后进行后固化、打印。将打印完的产品框架底部进行腐蚀和磨削结合方法或激光切割，达到分离互相连接引脚的目的。最后通过切割分离产品入盘，测试、编带完成四边扁平无引脚多圈排列的产品生产。实施例1(1)、晶圆减薄
使用8吋 12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到250μπι，粗磨速度6ym/s，精磨速度1. 0 μ m/s ；不带凸点的晶圆减薄为100 μ m，粗磨速度4 μ m/s，精磨速度0. 8 μ m/s，采用防止芯片翘曲工艺；
(2)、划片
彡8吋的晶圆采用DISC 3350双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机， 划片进刀速度控制在< lOmm/s ；
(3)、上芯
一次上芯选用无载体框架和带凸点的IC芯片3，采用倒装上芯；针对一次倒装上芯的半成品，进行不带凸点的IC芯片7 二次上芯，采用AD828/^9上芯机，在第一层带凸点的 IC芯片3背面先点上粘片胶13QMI538，再将芯片7吸附粘在其上面，第二层上芯的半成品在150°C下烘烤3小时；
(4)、底部填充&固化
对二次倒装上芯的半成品，选用热膨胀系数低α 1 < 1的绝缘材料，将下填料加热到 110°C，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料10结束后的产品烘烤约15分钟；
(5)、压焊
对第二层无凸点芯片7进行焊线压焊，与第二圈内引脚9之间采用低弧度键合方法焊接，弧高控制在IOOym以内，形成键合线11，所采用弧形是防止塑封冲线；
(6)、塑封
使用自动塑封系统和线膨胀系数α 1 ( 1、吸水率< 0. 25%的低应力、低吸水
率环保塑封，采用本公司的多段注塑模型软件、QFN防翘曲模型软件控制的超薄型封装防翘曲工艺；
(7)、后固化
使用ESPEC烘箱将塑封后的产品进行后固化，采用螺旋形QFN防翘曲固化夹具。固化条件温度为150°C，时间5小时；
(8)、打印
同常规QFN打印；
(9)、分离引脚
采用磨削法分离，先将打印完的半成品引线框架底部进行腐蚀，腐蚀深度0. 06mm，然后磨削，磨削深度0. 045mm，使相邻引脚分离；
(10)、电镀
采用化学镀系统，先化学镀一层8 μ m 10 μ m的铜，然后再化学镀7 μ m 15 μ m的纯锡。其烘烤设备和工艺同普通QFN;
(11)、分离产品
采用双刀切割机，将单元型产品切割分离成单个产品，在切割分离过程中考虑防胶体裂纹技术；
本方法切割分离采用切割刀，应用防胶体裂纹控制技术生产，从产品设计和生产上共同预防冲切分离时造成胶体碎裂的隐患；(12)产品测试、包装入库产品测试、包装入库同普通QFN产品。实施例2
(1)、晶圆减薄
使用8吋 12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到200 μ m，粗磨速度3μπι/ s，精磨速度0.6ym/s ；不带凸点的晶圆减薄为100 μ m，粗磨速度2 μ m/s，精磨速度0. 4 μ m/s，采用防止芯片翘曲工艺；
(2)、划片
同实施例1 ；
(3)、上芯
同实施例1 ；
(4)、底部填充&固化
对二次倒装上芯的半成品，选用热膨胀系数低α 1 < 1的绝缘材料，将下填料加热到 80°C，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料 10结束后的产品烘烤约30分钟；
(5)、压焊
同实施例1 ；
(6)、塑封
同实施例1 ；
(7)、后固化同实施例1 ；
(8)、打印
同实施例1 ；
(9)、分离引脚
采用磨削法分离，先将打印完的半成品引线框架底部进行腐蚀，腐蚀深度0. 04mm，然后磨削，磨削深度0. 065mm，使相邻引脚分离；
(10)、电镀同实施例1 ；
(11)、分离产品同实施例1 ；
(12)产品测试、包装入库同实施例1。实施例3
(1)、晶圆减薄
使用8吋 12吋减薄机，采用粗磨、细精磨抛光防翘曲工艺，带凸点芯片的晶圆减薄到200 μ m，粗磨速度3μπι/ s，精磨速度0. 6 μ m/s ；不带凸点的晶圆减薄为100 μ m，粗磨速度2 μ m/s，精磨速度0. 4 μ m/s，采用防止芯片翘曲工艺；
(2)、划片
同实施例1 ；(3)、上芯
一次上芯选用无载体框架和带凸点的IC芯片3，采用倒装上芯；二次上芯是在带凸点的IC芯片3的背面进行，使用不带凸点的IC芯片7和胶膜片6，不带凸点的IC芯片7划片前的背面已贴好胶膜片6。采用带胶膜片粘片功能的上芯机，根据使用的胶膜片类型先设定衬底加热温度。将已贴好胶膜片6的IC芯片7晶圆固定在晶圆承片台，已回流焊的装成品引线框架传递盒送到上芯机上料台。开启上料开关，引线框架传递盒被送到设定位置， 推进一条半成品框架到轨道，轨道将半成品框架传送至上芯片工作台加热，上芯机吸嘴取1 只IC芯片7自动对准放置于IC芯片3背面的中央，依此方法粘完整条框架上的IC芯片7， 传送到收料传递盒；
(4)、底部填充&固化
对一次倒装上芯的半成品，选用热膨胀系数低α 1 < 1的绝缘材料，将下填料加热到 80°C，采用抽真空技术，将凸点与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料 10结束后的产品烘烤约15分钟；
(5)、压焊
同实施例1 ；
(6)、塑封
同实施例1 ；
(7)、后固化同实施例1 ；
(8)、打印
同实施例1 ；
(9)、分离引脚
激光法分离使用激光方法从切口 15将内外引脚的连筋切断，激光切割深度0. Ilmm, 分离相连的引脚；
(10)、电镀
直接化学镀7 μ m 15 μ m的纯锡；
(11)、分离产品同实施例1 ；
(12)产品测试、包装入库同实施例1。 实施例4
步骤(1) (9)同实施例3; (10)分离引脚
激光法分离使用激光方法从切口 15将内外引脚的连筋切断，激光切割深度0. 13mm, 分离相连的引脚；
步骤(11) (13)同实施例3。
权利要求
1.一种多圈排列无载体双IC芯片封装件，包括引线框架、内引脚、IC芯片及塑封体， 引线框架四边呈数圈排列有引线框架内引脚，其特征在于所述引线框架采用无载体引线框架，所述IC芯片设有带凸点的IC芯片(3)和不带凸点的IC芯片(7)，带凸点的IC芯片(3) 的凸点(4)设置在第一圈内引脚(8)上，带凸点的IC芯片(3)背面设有粘片胶(13)，粘片胶 (13)上粘接不带凸点的IC芯片(7)，不带凸点的IC芯片(7)上的焊盘与第二圈内引脚(9) 之间焊线连接，形成键合线(11 )。
2.根据权利要求1所述的多圈排列无载体双IC芯片封装件，其特征在于所述的绕圈排列的内引脚包括第一圈内引脚(8)、第二圈内引脚(9)、第三圈内引脚(16)及第四圈内引脚 (18)，每圈之间通过中筋(g)和边筋(f)相连接，同一列的内引脚之间相连接。
3.根据权利要求1或2所述的多圈排列无载体双IC芯片封装件，其特征在于所述引线框架每边(a、b、c、d)的内引脚平行排列。
4.根据权利要求3所述的多圈排列无载体双IC芯片封装件，其特征在于所述弓I线框架每边(a、b、c、d)的内引脚交错排列。
5.根据权利要求1或2所述的多圈排列无载体双IC芯片封装件，其特征在于所述的 IC芯片(3)的凸点(4)连接在第一圈内引脚(8)上。
6.根据权利要求5所述的多圈排列无载体双IC芯片封装件，其特征在于所述的IC芯片(3)为倒装上芯。
7.—种如权利要求1所述多圈排列无载体双IC芯片封装件的生产方法，其工艺步骤如下步骤1:减薄晶圆减薄厚度IOOym 250μπι，其中带凸点芯片的晶圆厚度为250μπι，粗磨速度 3 μ m/ s 6 μ m/s，精磨速度0. 6 μ m/s 1. 0 μ m/s ；不带凸点芯片晶圆厚度100 μ m,粗磨速度2 μ m/ s 4 μ m/s ；精磨速度0. 4 μ m/s 0. 8 μ m/s ；步骤2 划片彡8吋的晶圆采用DISC 3350双刀划片机，8吋到12吋晶圆采用A-WD-300TXB划片机， 划片进刀速度控制在< lOmm/s ；步骤3 上芯一次上芯选用无载体框架和带凸点的IC芯片(3)，采用倒装上芯；针对一次倒装上芯的半成品，进行不带凸点的IC芯片(7) 二次上芯，采用AD828/^9上芯机，在第一层带凸点的IC芯片(3)背面先点上粘片胶(13)QMI538，再将芯片(7)吸附粘在其上面，第二层上芯的半成品在150°C下烘烤3小时；步骤4 底部填充&固化对二次倒装上芯的半成品，选用热膨胀系数低α 1 < 1的绝缘材料，将下填料加热到 80°C 110°C，采用抽真空技术，将凸点(4)与框架焊盘进行底部填充，最后在QFN通用烘箱中将下填料(10)结束后的产品烘烤约15分钟 30分钟；步骤5 压焊对第二层无凸点芯片(7)进行焊线压焊，与第二圈内引脚(9)之间采用低弧度键合方法焊接，弧高控制在100 μ m以内，形成键合线(11 )，所采用弧形是防止塑封冲线的高低弧或反打方法；步骤6 塑封选用吸水率彡0. 25%、应力膨胀系数α 1彡1的低吸湿、低应力环保型塑封； 步骤7:后固化使用ESPEC烘箱将塑封后的产品进行后固化，采用QFN防翘曲固化夹具，固化条件温度为150°C，时间5小时； 步骤8 打印同常规QFN打印； 步骤9:分离引脚磨削法分离先将打印完的产品框架底部进行腐蚀，腐蚀深度0. 04mm 0. 06mm，然后磨削，磨削深度0. 065mm 0. 045mm，使相邻引脚分离； 步骤10 电镀采用化学镀系统，先电镀一层8μπι IOym的铜，然后再镀7μπι 15μπι的纯锡；其烘烤设备和工艺同普通QFN; 步骤11 分离产品采用双刀切割机，将单元型产品分离成单个产品； 步骤12 产品测试、包装入库产品测试、包装入库同普通QFN产品。
8.根据权利要求7所述一种多圈排列无载体双IC芯片封装件的生产方法，其特征在于所述步骤9分离引脚采用激光法分离，从激光切口(15)将内外引脚的连筋激光切断，以分离每一圈上的引脚，激光切割深度为0. Ilmm 0. 13mm。
9.根据权利要求7所述一种多圈排列无载体双IC芯片封装件的生产方法，其特征在于所述步骤10电镀，对于激光切割分离引脚间连筋的半成品，电镀7μπι 15μπι的纯锡。
全文摘要
多圈排列无载体双IC芯片封装件及其生产方法，包括引线框架、内引脚、IC芯片及塑封体，引线框架四边呈数圈排列有引线框架内引脚，设有带凸点的IC芯片和不带凸点的IC芯片，带凸点的IC芯片的凸点设置在第一圈内引脚上，带凸点的IC芯片背面设有粘片胶，粘接不带凸点的IC芯片，不带凸点的IC芯片上的焊盘与第二圈内引脚之间焊线连接，形成键合线。本发明比同样面积的单排引线框架的引脚数设计增加40%以上；双IC芯片封装件倒装上芯，热传导距离短，具有较好的热性能，减小了电路内部焊接电感和电容，使信号传输快，失真小，具有良好的电性能。倒装上芯的凸点＋助焊剂的高度远小于焊线弧高，避免了焊线的交丝和开路，提高了测试良率和可靠性。
文档编号H01L23/495GK102231376SQ201110181830
公开日2011年11月2日 申请日期2011年6月30日 优先权日2011年6月30日
发明者慕蔚, 朱文辉, 李习周, 郭小伟 申请人:华天科技(西安)有限公司, 天水华天科技股份有限公司