专利名称：半导体集成电路装置的制作方法
技术领域：
本发明涉及内置数字电路和模拟电路的半导体集成电路装置。
背景技术：
近年来，使用了锂离子电池的电池组被搭载在数字照相机等便携设备中。关于锂离子电池一般很难根据其电压来检测电池剩余量。因此采用了由微型计算机等检测电池的充放电电流，通过累计检测到的充放电电流来测量电池余量的方法。这样在用于测量电池余量的电池监视IC中，在1个芯片的半导体集成电路装置中搭载有高精度A/D转换器等模拟电路和累计计量到的电流值的CPU、定时器等数字电路。其中，数字电路与时钟同步产生充放电、穿透电流、高次谐波等噪声。数字电路中产生的噪声，在芯片内部的半导体衬底中传播并侵入到由高精度A/D转换器等构成的模拟电路中，使A/D转换精度变差。另一方面，近年伴随着电池组的小型化，要求电池监视IC的芯片尺寸的小型化。 伴随着电池监视IC的芯片尺寸的小型化，噪声影响进一步变大的同时，应对噪声用的电路、电子部件的搭载也变困难。该趋势不仅是电池监视IC，也成为混合有模拟电路和数字电路的半导体器件的共同课题。本申请人先前已提出了一种半导体集成电路装置，其分离为形成数字电路的数字电路区域和形成模拟电路的模拟电路区域，将模拟电路区域分离为形成模拟电路的有源元件的有源元件区域和形成模拟电路的电阻或电容器的无源元件区域，将无源元件区域配置在与所述数字电路区域相邻的区域中，将有源元件区域配置在远离数字电路区域的区域中 (参照专利文献1)。图8(A)、⑶表示现有的无源元件区域的平面图和沿虚线的剖视图。该图中，在P 型半导体衬底1的表面形成叫做LOCOS (Local Oxidation of Silicon 硅的局部氧化)的元件隔离膜2，在元件隔离膜2上布设电阻或电容器等无源元件3、4等。在无源元件区域5的右侧邻接数字电路区域，在左侧邻接模拟电路的有源元件区域。在无源元件区域5与数字电路区域的分界部分的半导体衬底1中设置ρ+型层6，向ρ+ 型层6供给数字电路的接地电压DGND。此外，在无源元件区域5与模拟电路的有源元件区域的分界部分的半导体衬底1中设置P+型层7，向该ρ+型层7供给模拟电路的接地电压 AGND0专利文献1 日本特开2010-123736号公报
发明内容
在数字电路与模拟电路的有源元件区域之间设置了图8(A)、(B)所示的无源元件区域5的情况下，在数字电路中产生的噪声混入到无源元件区域5的半导体衬底1中传播时，被半导体衬底1的电阻值衰减后到达模拟电路的有源元件区域。因此，数字电路与模拟电路的有源元件区域的间隔越大，越能够抑制来自数字电路的噪声混入到模拟电路中。
但是，在无源元件区域5的半导体衬底1与无源元件3、4之间存在杂散电容。在无源元件3、4是电容器的情况下，所述杂散电容的值成为电容器的电容值的例如1/20左右。 图9表示现有的半导体集成电路装置的等效电路图。该图中，数字电路Di与模拟电路的有源元件部Ac之间通过无源元件区域5的半导体衬底1形成的电阻Rpsub连接，电阻Rpsub 与对应于无源元件3、4的模拟电路的无源元件部1 之间通过无源元件区域5的半导体衬底1和无源元件3、4之间的元件隔离膜(LOCOS) 2形成的杂散电容Cf连接。模拟电路的有源元件部Ac与无源元件部1 之间当然是用布线连接。因此，存在在数字电路中产生的噪声从无源元件区域5的半导体衬底1穿过杂散电容混入到无源元件3、4中，而无法充分抑制模拟电路中的噪声的问题。本发明是鉴于上述问题而提出的，其目的在于提供一种充分抑制从数字电路向模拟电路的噪声混入的半导体集成电路装置。本发明的一个实施方式的半导体集成电路装置是在一个半导体衬底上形成有数字电路和模拟电路的半导体集成电路装置，分离为形成所述数字电路的数字电路区域(13) 和形成模拟电路的模拟电路区域(12)，将所述模拟电路区域(1 分离为形成所述模拟电路的有源元件的有源元件区域(12a)和形成所述模拟电路的无源元件的无源元件区域 (12b、12c)，将所述无源元件区域(12b、12c)配置在与所述数字电路区域(1 相邻的区域中，将所述有源元件区域(12a)配置在远离所述数字电路区域(1 的区域中，该半导体集成电路装置的特征在于，在所述无源元件区域(12b、12c)的半导体衬底00)中形成与所述半导体衬底的导电型不同的第一导电型的第一阱01)，在所述第一阱内形成与所述第一阱的第一导电型不同的第二导电型的第二阱(22)，在所述第二阱02)上隔着元件隔离膜03)布设了无源元件(25、26)。优选分别对形成在所述第一阱与所述半导体衬底OO)之间的PN结和形成在所述第一阱与所述第二阱02)之间的PN结施加反偏压。优选所述第一阱被在远离所述数字电路区域(1 的位置上设置所述第一导电型的杂质高浓度层(30)，向所述第一导电型的杂质高浓度层(30)供给所述模拟电路的电源电压。优选所述半导体衬底OO)和所述第二阱0 被设置所述第二导电型的杂质高浓度层08、31)，向所述第二导电型的杂质高浓度层(观、31)供给所述模拟电路的接地电压。另外，所述括号内的参照符号是为了容易理解而标注的，只不过是一例，并不限定于图示的方式。根据本发明，能够充分地抑制从数字电路向模拟电路的噪声混入。
图1是本发明的半导体集成电路装置的一个实施方式的平面结构图。图2是本发明的无源元件区域的平面图和沿虚线的剖视图。图3是本发明的半导体集成电路装置的等效电路图。图4是本发明的无源元件区域的剖视图和等效电路图。
图5是PLL的一个实施方式的框图。图6是δ - Σ调制器的一个实施方式的框图。图7是应用了电池监视IC的电池组的一个实施方式的框图。图8是现有的无源元件区域的平面图和沿虚线的剖视图。图9是现有的半导体集成电路装置的等效电路图。符号说明10半导体集成电路装置12模拟电路区域12a有源元件区域12b、12c 无源元件区域13数字电路区域20半导体衬底21 η 型阱22 ρ 型阱23元件隔离膜24无源元件区域25,26 无源元件27,28,31 ρ+型层30 η+ 型层
具体实施例方式以下，参照
本发明的实施方式。<半导体集成电路装置的一个实施方式>图1是表示本发明的半导体集成电路装置的一个实施方式的平面结构图。该图中，在半导体集成电路装置10中分离形成有模拟电路区域12和数字电路区域13。模拟电路区域12和数字电路区域13之间间隔有距离D1。在半导体集成电路装置10是电池监视IC的情况下，在模拟电路区域12中形成 δ - Σ调制器、包含PLL的振荡电路、各种传感器等。此外，在数字电路区域13中形成CPU、 RAM和ROM等存储器、寄存器、通信电路等。将模拟电路区域12分离为形成MOS晶体管等有源元件的有源元件区域12a、形成电容器的无源元件区域12b、形成电阻的无源元件区域12c。另外，作为无源元件区域也可以混有电容元件和电阻元件。无源元件区域12b、12c的宽度Wl是数10 数100 μ m，作为一例是 Wl = 200 μ m。在有源元件区域12a中分别形成构成模拟电路的δ - Σ调制器、PLL、各种传感器的MOS晶体管，在无源元件区域12b中特别形成构成δ - Σ调制器、PLL的大电容的电容器。 在无源元件区域12c中特别形成构成δ - Σ调制器、PLL的电阻值大的电阻。将无源元件区域12b和无源元件区域12c集中形成在在模拟电路区域12中与数字电路区域13相邻的区域中。此外，将有源元件区域1 集中形成在在模拟电路区域12 中远离数字电路区域13的区域中。
5
<无源元件区域的平面图和剖视图>图2(A)、⑶表示本发明的无源元件区域的平面图和沿虚线的剖视图。该图中，在导电型为P型的半导体衬底20的表面形成η型阱(NWEL) 21，在所述η型阱21内形成ρ型阱(PWEL) 22。在该ρ型阱22上形成元件隔离膜(LOCOS) 23来作为无源元件区域Μ。无源元件区域M与图1中的无源元件区域12b、12c相对应。在无源元件区域M的元件隔离膜 23上布设电阻或电容器的无源元件25 J6等。在无源元件区域M的右侧邻接数字电路区域13，在左侧邻接模拟电路的无源元件区域12a。在无源元件区域M与数字电路区域13的分界部分的半导体衬底20中设置作为P型杂质高浓度层的P+型层27，向ρ+型层27供给数字电路的接地电压DGND。此外， 在无源元件区域M与模拟电路的有源元件区域1 的分界部分的半导体衬底20中设置ρ+ 型层28，向该ρ+型层观供给模拟电路的接地电压AGND。此外，在η型阱21中的与有源元件区域1 邻接的部分布设有作为η型杂质高浓度层的η+型层30。向该η+型层30供给模拟电路的电源电压AVDD(AVDD>AGND)。在本实施方式中，以与P+型层观平行延伸的状态布设n+型层30，但也可以使η+型层30的端部向数字电路区域13侧延伸一些，不限定于图2(A)所示的例子。但是，η+型层30不设置在与数字电路区域13邻接的部分中。这是为了防止从数字电路区域13混入到η+型层30中的噪声穿过η+型层30混入到模拟电路的电源电压AVDD中。另外，在ρ型阱22的周缘部，包围无源元件25 J6等布设有P+型层31。向ρ+型层 31供给模拟电路的接地电压AGND。另外，ρ+型层31不一定需要包围无源元件25 J6等。在此，η型阱21被供给模拟电路的电源电压AVDD，p型半导体衬底20被供给模拟电路的接地电压AGND和数字电路的接地电压DGND，η型阱21被供给模拟电路的接地电压 AGND。因此，成为对ρ型半导体衬底和η型阱21所形成的PN结施加了反偏压的状态，同样地成为对η型阱21和ρ型阱22所形成的PN结施加了反偏压的状态。这样，两PN结中的耗尽层变宽，能够使P型半导体衬底20与η型阱21之间的杂散电容和η型阱21与ρ型阱 22之间的杂散电容低容量化。即，能够使ρ型半导体衬底20与无源元件25 J6之间的杂散电容低容量化。〈等效电路〉图3表示本发明的半导体集成电路装置的等效电路图。该图中，数字电路Di与模拟电路的有源元件部Ac之间通过无源元件区域M的ρ型半导体衬底20形成的电阻Rpsub 连接。电阻Rpsub经由无源元件区域24的半导体衬底20与η型阱21之间的杂散电容Csn 和η型阱21形成的电阻foil及foi2，与向模拟电路供给电源电压AVDD的电源和有源元件部 Ac连接。此外，η型阱21 (电阻foil、Rn2的连接点)通过与ρ型阱22间的杂散电容Cns， 与供给模拟电路的接地电压AGND的电源连接，另外还通过元件隔离膜(L0C0Q23的杂散电容Clocos与模拟电路的无源元件部1 连接。模拟电路的有源元件部Ac与无源元件部1 之间当然是布线连接。在此，即使假设从数字电路区域13混入到半导体衬底20中的噪声穿过杂散电容 Cns混入到了 η型阱21中，也因为该噪声在η型阱21中被电阻foil和衰减，所以能够抑制混入到模拟电路的电源电压AVDD和有源元件部Ac中。此外，通过对由η型阱21和ρ 型半导体衬底20及ρ型阱22形成的PN结施加反偏压，使杂散电容Csn、Cns低容量化，由此能够抑制已混入到半导体衬底20中的噪声再混入到η型阱21中，并且能够抑制噪声从η 型阱21穿过ρ型阱22和元件隔离膜(LOCOS) 23混入到无源元件25、26中。由此，能够充分地抑制数字电路中产生的噪声混入到模拟电路中而影响模拟电路。<闩锁的检验>图4(A)、(B)中表示本发明的无源元件区域的剖视图和等效电路图。考虑用图 4(A)的剖视图中表示的ρ型半导体衬底20和η型阱21及ρ型阱22形成PNP晶体管Q1， 由η型阱21和ρ型半导体衬底20及ρ型半导体衬底20内的邻接的其它η型阱(或η型层)35、36等形成NPN晶体管Q2。在此，如图4⑶的等效电路图所示，晶体管Ql、Q2成为晶闸管结构，向晶体管Ql 的发射极供给模拟电路的接地电压AGND，经由η型阱21形成的电阻1 向晶体管Ql的基极和晶体管Q2的集电极供给模拟电路的电源电压AVDD。此外，经由ρ型半导体衬底20形成的电阻Rpsub，向晶体管Ql的集电极和晶体管Q2的基极供给模拟电路的接地电压AGND，向晶体管Q2的发射极供给模拟电路的接地电压AGND。此时，在因噪声的混入等而导致晶体管Ql、Q2都接通时，晶闸管闩锁，但只是晶体管Ql的发射极的接地电压AGND与晶体管Q2的发射极的接地电压AGND之间导通，实质上不流电流，因此不产生任何问题。<无源元件的结构>说明无源元件25、26。在无源元件25是电容元件的情况下，将第一层金属布线层和第二层金属布线层隔着氧化膜等绝缘层间隔距离对置地设置。由该第一层金属布线层和第二层金属布线层形成电容器。另外，也可以取代第一和第二层金属布线层而使用多晶硅布线层等。此外，在无源元件沈是电阻元件的情况下，在氧化膜等绝缘层内设置多晶硅布线层。使用该多晶硅布线层的布线电阻作为电阻元件。<PLL 的结构 >图5表示PLL的一个实施方式的框图。该图中，向端子40供给振荡器中产生的基准时钟，并供给到相位比较器41中。相位比较器41对该基准时钟和从分频器45供给的分频时钟的相位进行比较，输出相位误差信号。将相位误差信号供给低通滤波器(LPF) 42，去除不需要频率成分后，再供给到电压控制振荡器(VC0)43中。由于低通滤波器42的截止频率低，因此构成低通滤波器42的电阻4 是大电阻，电容器42b是大电容。电压控制振荡器43按照相位误差信号使振荡频率可变。电压控制振荡器43输出的振荡频率信号作为倍增时钟从端子44输出，同时被供给到分频器中。分频器45对倍增时钟分频后供给到相位比较器41。在此，相位比较器41、电压控制振荡器43、分频器45分别形成在模拟电路区域12 的有源元件区域1 中，低通滤波器42的电阻4 形成在无源元件区域12c中，电容器42b 形成在无源元件区域12b中。< δ- Σ调制器的结构〉图6表示δ-Σ调制器的一个实施方式的框图。该图中，向端子50供给模拟电压 Vin，并供给到积分电路51中。积分电路51由输入电阻52、反馈电阻53、积分电容M、运算放大器阳构成，电阻52、53是大电阻，积分电容M是大电容。
将积分电路51的输出信号在比较器56中量化后，通过D型触发器57延迟1个时钟量后从端子58输出。此外，将端子58的输出供给到反馈电阻53中，通过该反馈电阻53 进行实质上1位DA变换以后，在积分电路51中与模拟电压Vin进行加减运算。在此，运算放大器55、比较器56和触发器57分别形成在模拟电路区域12的有源元件区域12a中，输入电阻52、反馈电阻53形成在无源元件区域12c中，积分电容M形成在无源元件区域12b中。<电池组>图7表示应用了电池监视IC的电池组的一个实施方式的框图。该图中，相当于半导体集成电路装置10的电池监视IC200大致由数字部210和模拟部250构成。另外，数字部210相当于图1的数字电路区域13，模拟部250相当于图1的模拟电路区域12。在数字部210内设置有CPU211、R0M212、RAM213、EEPR0M214、中断控制部215、总线控制部216、I2C部217、串行通信部218、定时器部219、电源接通复位部220、寄存器221、 测试端子状态设定电路222、测试控制电路223、滤波器电路四0。上述的CPU211、R0M212、 RAM213、EEPR0M214、中断控制部215、总线控制部216、I2C部217、串行通信部218、定时器部219、寄存器221通过内部总线相互连接。 CPU211执行R0M212中存储的程序来控制电池监视IC200全体，执行累计蓄电池的充放电电流来计算蓄电池余量的处理等。此时，RAM213作为工作区域来使用。在EEPR0M214 中存储调整(trimming)信息等。中断控制部215从电池监视IC200的各部供给中断请求，按照各中断请求的优先度产生中断并通知给CPU211。总线控制部216进行哪个电路部使用内部总线的控制。I2C部217经端口 231、232与通信线连接，进行2线式的串行通信。串行通信部 218经端口 233与未图示的通信线连接，进行1线式的串行通信。定时器部219对系统时钟进行计数，其计数值被CPU211参照。当电源接通复位部检测220检测到向经滤波器电路290连接的端口 235供给的电源Vdd上升时产生复位信号， 并供给到电池监视IC200的各部中。向寄存器221转发来自EEPR0M214的信息。测试端子状态设定电路222按照寄存器221中保持的信息，对测试端子237、238和测试控制电路223之间进行连接，并且将与测试端口 237、238对应的测试控制电路223的输入设定为预定的电平。测试控制电路223在被供给测试端口 237、238的输入时，按照该输入，使内部电路的状态进行变化，可进行电池监视IC200的内部电路的测试。在模拟部250内设置有振荡电路251、晶体振荡电路252、选择控制电路253、分频器254、电压传感器255、温度传感器256、电流传感器257、多路转换器258、δ - Σ调制器 259。振荡电路251是具有PLL的振荡器，输出几MHz的振荡信号。晶体振荡电路252 在端口 271、272上外装晶体振子进行振荡，输出几MHz的振荡信号。相对振荡电路251，晶体振荡电路252的振荡频率为高精度。选择控制电路253基于从端口 273供给的选择信号来选择振荡电路251和晶体振荡电路252中的某一方输出的振荡频率信号，并作为系统时钟，供给到电池监视IC200的各部，同时供给到分频器254。此外，选择控制电路253生成复位信号RST和控制信号CNT。但是，在不从端口 273供给选择信号的情况下，选择控制电路253选择例如振荡电路251输出的振荡频率信号。分频器2M对系统时钟分频后生成各种时钟，并供给到电池监视IC200 的各部。电压传感器255分别对外装在端口 274、275上的蓄电池301、302的电压进行检测，将模拟的检测电压供给到多路转换器258中。温度传感器256检测电池监视IC200的环境温度，将模拟的检测温度供给到多路转换器258。在端口 276、277上连接有电流检测用电阻303的两端，电流传感器257根据端口 276,277各自的电位差来检测流过电阻303的电流，将模拟的检测电流供给到多路转换器 258 中。多路转换器(multiplexer) 258依次选择模拟的检测电压、模拟的检测温度、模拟的检测电流，并供给到δ - Σ调制器259中。δ - Σ调制器259对各检测值进行δ - Σ变换，由此将脉冲密度调制信号经内部总线供给到CPU211，由CPU211进行数字滤波处理来分别进行检测电压、检测温度、检测电流的数字化。此外，CPU211通过累计蓄电池的充放电电流来计算蓄电池剩余量。此时将检测温度用于温度修正。所述电池监视IC200和蓄电池301、302、电流检测用电阻303、稳压保护电路304、 电阻305和开关306共同被收纳在机壳310中，构成了电池组300。在电池组300的端子 311上连接蓄电池301的正极和稳压保护电路304的电源输入端子，稳压保护电路304的电源输出端子连接电池监视IC200的电源Vdd的端口 235。端子312经电阻305与稳压保护电路304的接地端子连接，并且经开关306连接在电流检测用电阻303的与端口 277的连接点上。稳压保护电路304在使端子311、312间的电压稳定的同时，还在该电压成为预定范围外的情况下切断开关306进行保护。此外，电流检测用电阻303的与端口 276的连接点连接电池监视IC200的电源Vss 的端口 236。在电池组300的端子313、314上连接有电池监视IC200的端口 231、232。
权利要求
1.一种半导体集成电路装置，其在一个半导体衬底上形成有数字电路和模拟电路，分离为形成所述数字电路的数字电路区域和形成模拟电路的模拟电路区域，将所述模拟电路区域分离为形成所述模拟电路的有源元件的有源元件区域和形成所述模拟电路的无源元件的无源元件区域，将所述无源元件区域配置在与所述数字电路区域相邻的区域中，将所述有源元件区域配置在远离所述数字电路区域的区域中，该半导体集成电路装置的特征在于，在所述无源元件区域的半导体衬底中形成与所述半导体衬底的导电型不同的第一导电型的第一阱，在所述第一阱内形成与所述第一阱的第一导电型不同的第二导电型的第二阱，在所述第二阱上隔着元件隔离膜布设了无源元件。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，分别对形成在所述第一阱与所述半导体衬底之间的PN结和形成在所述第一阱与所述第二阱之间的PN结施加反偏压。
3.根据权利要求2所述的半导体集成电路装置，其特征在于，所述第一阱被在远离所述数字电路区域的位置上设置所述第一导电型的杂质高浓度层，向所述第一导电型的杂质高浓度层供给所述模拟电路的电源电压。
4.根据权利要求3所述的半导体集成电路装置，其特征在于，所述半导体衬底和所述第二阱被设置所述第二导电型的杂质高浓度层，向所述第二导电型的杂质高浓度层供给所述模拟电路的接地电压。
全文摘要
本发明的目的在于提供一种半导体集成电路装置，其充分抑制从数字电路向模拟电路的噪声混入。该半导体集成电路装置，分离为形成数字电路的数字电路区域和形成模拟电路的模拟电路区域，将模拟电路区域分离为形成模拟电路的有源元件的有源元件区域和形成模拟电路的无源元件的无源元件区域，将无源元件区域配置在与数字电路区域相邻的区域中，将有源元件区域配置在远离数字电路区域的区域中，在该半导体集成电路装置中，在无源元件区域的半导体衬底中形成与半导体衬底的导电型不同的第一导电型的第一阱，在第一阱内形成与第一阱的第一导电型不同的第二导电型的第二阱，在第二阱上隔着元件隔离膜布设了无源元件。
文档编号H01L27/02GK102376704SQ20111019629
公开日2012年3月14日 申请日期2011年7月12日 优先权日2010年7月13日
发明者井上文裕 申请人:三美电机株式会社