专利名称：一种提高浅沟槽隔离制程均匀度的方法
技术领域：
本发明涉及一种半导体制备技术领域，更确切的说，本发明涉及一种提高浅沟槽隔离制程均勻度的方法。
背景技术：
1963 年，仙童半导体(Fairchild Semiconductor)的 Frank Wanlass 发明了 CMOS (Complementary Metal Oxide kmiconductor 即互补金属氧化物半导体)电路。到了 1968年，美国无线电公司(RCA)—个由亚伯 梅德温(Albert Medwin)领导[1]的研究团队成功研发出第一个CMOS集成电路(Integrated Circuit)。早期的CMOS元件虽然功率消耗比常见的晶体管-晶体管逻辑电路(Transistor-to-Transistor Logic, TTL)要来得低， 但是因为操作速度较慢的缘故，所以大多数应用CMOS的场合都和降低功耗、延长电池使用时间有关，例如电子表。不过经过长期的研究与改良，今日的CMOS元件无论在使用的面积、 操作的速度、耗损的功率，以及制造的成本上都比另外一种主流的半导体制程BJT(Bipolar Junction Transistor，双载子晶体管)要有优势，很多在BJT无法实现或是实作成本太高的设计，利用CMOS皆可顺利的完成。传统的CMOS工艺中，在进行器件隔离时，一般都采用硅局部氧化(L0C0S)技术。硅的局部氧化(L0C0Q的作用是在硅衬底中获得部分地或全部的较厚的氧化层图案。而CMOS 工艺发展到今天，其尺寸都达到0. 25um以下以后，人们逐渐采用浅沟槽隔离(STI)来取代传统的硅局部氧化(L0C0S)来做器件的隔离。为了能够填充不断缩小的沟槽，目前大多采用HDP (High Density Plasma，高密度等离子体)CVD (化学气相沉积法)来填充。但是HDP CVD由于其在淀积的过程中同时存在有一定的等离子体溅射甚至蚀刻，对填充薄膜的形貌起到了一定的修正作用。正是由于在淀积的过程中引入了影响薄膜厚度的因素，通常HDP CVD制程的薄膜均勻性不能满足产品的需求。图1为采用HDP CVD填充后的晶圆表面HDP 薄膜的均勻度测试结果图，如图1所示，采用HDP CVD填充后的晶圆表面HDP薄膜的均勻度差异约为7%。所以，均勻性较差的HDP CVD在其后续STI CMP的过程时，带来的一定的难度。基于决现有生产技术中的不足，有必要找寻一种提高浅沟槽隔离制程均勻度的方法。
发明内容
鉴于上述问题，本发明提供一种提高浅沟槽隔离制程均勻度的方法，首先在晶圆上形成有多个用于制备浅沟槽隔离结构的浅沟槽，具体的，包括以下步骤
步骤1、于浅沟槽的侧壁及底部进行第一薄膜的沉积，此步骤中所利用的沉积方法的反应气体所产生的部分等离子体溅射或蚀刻浅沟槽的侧壁及底部，在伴随沉积第一薄膜的同时还对浅沟槽的侧壁及底部的形貌起到修正作用，以对填充在浅沟槽的侧壁及底部的第一薄膜的形貌起到修正作用；步骤2、继续在侧壁及底部形成有薄膜的浅沟槽中进行第二薄膜的填充，形成覆盖晶圆的第二薄膜；
步骤3、进行化学机械研磨去除浅沟槽上多余的第二薄膜沉积物； 其中，步骤2所利用的沉积方法不同于步骤1中的沉积方法，步骤2所利用的沉积方法所淀积的第二薄膜的均勻性优于第一薄膜，以保障后续对第二薄膜的化学机械研磨中，第二薄膜各个区域的研磨具有均勻的研磨速率。上述的方法，其中，步骤1中，在一已设置的浅沟槽中利用高密度等离子体CVD填充法在所述浅沟槽中进行第一薄膜的沉积。上述的方法，其中，步骤2中，继续在侧壁及底部形成有第一薄膜的浅沟槽中进行等离子体增强化学气相沉积，以形成覆盖HDP CVD薄膜的另一层第二薄膜。上述的方法，其中，步骤1中所述的反应气体为卤素源、流动气体或硅源和氧化气体的混合气体。本发明提高浅沟槽隔离制程均勻度的方法，优点在于
1.本发明提高浅沟槽隔离制程均勻度的方法在所沉积的薄膜具有更佳的均勻性。2.本发明提高浅沟槽隔离制程均勻度的方法后的晶圆在后续的STI CMP操作中更易实施。3.本发明提高浅沟槽隔离制程均勻度的方法操作简便，稳定可靠。本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。图1为本说明书的背景技术中提到的采用HDP CVD填充后的晶圆表面HDP薄膜的均勻度测试结果图2为采用本发明提高浅沟槽隔离制程均勻度的方法后的晶圆表面薄膜的均勻度测试结果图3-7为本发明提高浅沟槽隔离制程均勻度的方法的流程示意图。
具体实施例方式参见图3-6所示，在本发明提高浅沟槽隔离制程均勻度的方法中，主要包括以下步骤
先于浅沟槽的侧壁及底部进行第一薄膜的沉积，此步骤中所利用的沉积方法(如HDP CVD)的反应气体(如卤素源、流动气体、硅源和氧化气体的混合气体)所产生的部分等离子体溅射或蚀刻浅沟槽的侧壁及底部，在伴随沉积第一薄膜的同时还对浅沟槽的侧壁及底部的形貌起到修正作用，以对填充在浅沟槽的侧壁及底部的第一薄膜的形貌起到修正作用；
再继续在侧壁及底部形成有薄膜的浅沟槽中进行第二薄膜的填充，形成覆盖晶圆的第二薄膜，所利用的沉积方法如PECVD ；
之后进行化学机械研磨(CMP)去除浅沟槽上多余的第二薄膜沉积物；其中，步骤2所利用的沉积方法不同于步骤1中的沉积方法，步骤2所利用的沉积方法所淀积的第二薄膜的均勻性优于第一薄膜，以保障后续对第二薄膜的CMP中，第二薄膜各个区域的研磨具有均勻的研磨速率。如图3所示，准备一块已开挖有浅沟槽2的晶圆基材1来进行浅沟槽隔离操作；在图4中采用高密度等离子体(HDP)通过化学气相沉积来填充所述浅沟槽2。由于HDP填充时，其在淀积的过程中，用于沉积HDP薄膜的反应气体在外在条件的控制下同时产生有一定的等离子体而对基材1有部分溅射甚至蚀刻，则同时对浅沟槽的形貌也起到了一定的修正作用，所以造成了如图4所示的结构，所产生的部分等离子体溅射或蚀刻浅沟槽的侧壁及底部，例如图3-4中一部分浅沟槽2的侧壁及底部的一部分区域11被溅射或蚀刻掉，如浅沟槽2的开口有所扩宽，基材1厚度有所减少。所以如图5所示，在伴随沉积第一薄膜3 的同时还对浅沟槽2的侧壁及底部的形貌起到修正作用，并导致对填充在浅沟槽2的侧壁及底部的第一薄膜3的形貌起到修正作用。其实，对基材1的刻蚀作用和第一薄膜3的沉积作用是等离子体淀积过程中相互竞争的一对过程，其结果是影响第一薄膜3的结构形貌和生长速率，由于本领域的技术人员已经熟知该过程，为了简洁起见，本发明不再对该一对相互作用的过程进行赘述。如图6所示，在经过填充后的第一薄膜3及基材1的表面进行等离子体增强化学气相沉积(PE CVD)制程完成主体薄膜4的淀积；
图7中，采用化学机械抛光工艺去除基材1表面多余的薄膜4。将采用本发明提高浅沟槽隔离制程均勻度的方法后的晶圆表面薄膜进行均勻度测试，根据图2所示的结果，薄膜的均勻度差异小于0. 5%，其效果显著高于采用传统的HDP 薄膜的均勻度。本方法可有效改善STI淀积薄膜的均勻性。通过说明和附图，给出了具体实施方式
的特定结构的典型实施例，基于本发明精神，实施例中的材质还可用其他物质的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。 因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
权利要求
1.一种提高浅沟槽隔离制程均勻度的方法，在晶圆上形成有多个用于制备浅沟槽隔离结构的浅沟槽，其特征在于，包括以下步骤步骤1、于浅沟槽的侧壁及底部进行第一薄膜的沉积，此步骤中所利用的沉积方法的反应气体所产生的部分等离子体溅射或蚀刻浅沟槽的侧壁及底部，在伴随沉积第一薄膜的同时还对浅沟槽的侧壁及底部的形貌起到修正作用，以对填充在浅沟槽的侧壁及底部的第一薄膜的形貌起到修正作用；步骤2、继续在侧壁及底部形成有薄膜的浅沟槽中进行第二薄膜的填充，形成覆盖晶圆的第二薄膜；步骤3、进行化学机械研磨去除浅沟槽上多余的第二薄膜沉积物；其中，步骤2所利用的沉积方法不同于步骤1中的沉积方法，步骤2所利用的沉积方法所淀积的第二薄膜的均勻性优于第一薄膜，以保障后续对第二薄膜的化学机械研磨中，第二薄膜各个区域的研磨具有均勻的研磨速率。
2.根据权利要求1所述的方法，其特征在于，步骤1中，在一已设置的浅沟槽中利用高密度等离子体CVD填充法在所述浅沟槽中进行第一薄膜的沉积。
3.根据权利要求1所述的方法，其特征在于，步骤2中，继续在侧壁及底部形成有第一薄膜的浅沟槽中进行等离子体增强化学气相沉积，以形成覆盖HDP CVD薄膜的另一层第二薄膜。
4.根据权利要求1所述的方法，其特征在于，步骤1中所述的反应气体为卤素源、流动气体或硅源和氧化气体的混合气体。
全文摘要
本发明涉及一种半导体制备技术领域，更确切的说，本发明涉及一种提高浅沟槽隔离制程均匀度的方法。于浅沟槽的侧壁及底部进行第一薄膜的沉积，所用沉积方法的反应气体所产生的部分等离子体溅射或蚀刻浅沟槽的侧壁及底部，在伴随沉积第一薄膜的同时还对浅沟槽的侧壁及底部的形貌起到修正作用，以对填充在浅沟槽的侧壁及底部的第一薄膜的形貌起到修正作用；继续在侧壁及底部形成有薄膜的浅沟槽中进行第二薄膜的填充，形成覆盖晶圆的第二薄膜；最后进行CMP去除浅沟槽上多余的第二薄膜沉积物；采用本发明提供的方法所沉积的薄膜具有更佳的均匀性，所得晶圆在后续的STICMP操作中更易实施，且方法操作简便，稳定可靠。
文档编号H01L21/762GK102427049SQ20111020644
公开日2012年4月25日 申请日期2011年7月22日 优先权日2011年7月22日
发明者张文广, 徐强, 郑春生, 陈玉文 申请人:上海华力微电子有限公司