专利名称：具有分布式电源的集成电路系统的制作方法
技术领域：
本发明涉及电路领域，更具体地，涉及一种具有分布式电源的集成电路系统。
背景技术：
许多集成电路都具有运行在彼此不同的频率和电压下的多个电路模块。频率不同和电压不同使得每个电路模块的频率和电压都能够针对该电路模块而得到优化。而且，许多集成电路所具有的电路模块都通过动态电压频率调节(DVre)供电，其中，电路模块的工作频率和工作电压不断改变，以适应该电路模块所执行的当前作业。为了向各个电路模块提供电压，需要使用单独的对应于每个电路模块的电压调节模块(VRM)。由于功率消耗，以及用于构造VRM的技术，VRM通常没有被构造成由该VRM供电的集成电路上的电路模块。VRM被构造为单独的集成电路，功率通过连接在VRM和集成电路之间的电线进行传输。如果电线连接较长，则基于欧姆电阻的电压降会产生与电阻和电流的平方成正比的功率损耗。因此，较长的线路会使得电路模块接收到的电压较低，并且能量会在线路上浪费。此外，如果提供到电路模块中的电流随时间变化，则电线连接的电感会产生非常大的电压降，该电压降与电流和电感的变化率成正比。随着电线连接变长，电线连接的欧姆电阻和电感会变大。因此，VRM被设置在距离由VRM驱动的集成电路的电路模块尽可能近的位置上。因为接近了为VRM供电的线路，所以将VRM设置于接近集成电路的位置上会导致集成电路中产生噪声。因此，随着VRM越来越接近集成电路，就必须要考虑供电线路到达 VRM所经过的路径。
发明内容
为解决上述问题，本发明提供了一种集成电路系统，包括中介层；第一集成电路，包括第一接合焊盘，第一集成电路使用第一接合焊盘管芯接合到中介层；第二接合焊盘；以及至少两个电路模块，至少两个电路模块用于在不同的工作电压下工作；以及至少一个电压调节模块，管芯接合到第二接合焊盘，至少一个电压调节模块用于将所接收到的电源电压转换为至少两个电路模块中的相应一个电路模块的相应的工作电压，并且通过第二接合焊盘提供相应的工作电压。其中，至少一个电压调节模块管芯接合到第一集成电路的背表面上的第二接合焊盘，第一集成电路的正表面与背表面相对，并且管芯接合到中介层。该系统还包括第二集成电路，管芯接合到第一集成电路的背表面。该系统还包括至少一个供电接合焊盘，用于将至少一个电压调节模块电连接到提供电源电压的电源。其中，第一集成电路进一步包括重分布层和金属层中的至少一个，用于将至少一个供电接合焊盘电连接到电源。
该系统还包括引线凸块，用于将重分布层和金属层中的至少一个电连接到电源。其中，第二接合焊盘使用硅通孔和金属层中的至少一个电连接到相应的电路模块。其中，第一集成电路进一步包括动态电压频率调节控制器，连接到至少一个电压调节模块，并且用于控制至少一个电压调节模块。其中，至少一个电压调节模块管芯接合到第一集成电路的正表面上的第二接合焊盘，第一集成电路的正表面管芯接合到中介层。该系统还包括第二集成电路，管芯接合到第一集成电路的背表面，背表面与第一集成电路的正表面相对。其中，中介层进一步包括至少一个供电接合焊盘，用于将至少一个电压调节模块电连接到电源。其中，中介层进一步包括重分布层和金属层中的至少一个，用于将至少一个供电接合焊盘电连接到电源。该系统还包括引线凸块，用于将重分布层和金属层中的至少一个电连接到电源。其中，第二接合焊盘电连接到至少两个电路模块中的相应的一个电路模块，至少两个电路模块中的相应的一个电路模块位于第一集成电路的正表面上。其中，至少一个电压调节模块连接在第一集成电路和中介层之间。该系统还包括硅通孔和金属层中的至少一个，用于将至少两个电路模块中的相应的一个电路模块电连接到第二集成电路。其中，第二接合焊盘形成在第一集成电路的区域中，第一集成电路的区域对应于至少两个电路模块中的相应的一个电路模块。此外，还提供了一种芯片封装件，包括基板，包括第一接合焊盘；中介层，包括第二接合焊盘，中介层管芯接合到第一接合焊盘；第一集成电路，包括第一表面，第一集成电路通过第一表面管芯接合到第二接合焊盘；第三接合焊盘，位于第一集成电路的与第一表面相对的表面上；以及至少两个电路模块，至少两个电路模块用于在不同的工作电压下工作；至少一个电压调节模块，管芯接合到第三接合焊盘，至少一个电压调节模块用于通过第三接合焊盘将相应的工作电压提供到至少两个电路模块中的相应的一个电路模块；以及弓丨线接合件，弓丨线接合件用于将电压调节模块电连接到电源。该系统还包括硅通孔，用于将至少一个电压调节模块电连接到相应的电路模块。此外，还提供了一种芯片封装件，包括基板，包括第一接合焊盘；中介层，包括第二接合焊盘，中介层管芯接合到第一接合焊盘；第一集成电路，包括平面状表面，第一集成电路通过平面状表面管芯接合到第二接合焊盘；第三接合焊盘，位于平面状表面上；以及至少两个电路模块，至少两个电路模块用于在不同的工作电压下工作；至少一个电压调节模块，管芯接合到第三接合焊盘，至少一个电压调节模块用于通过第三接合焊盘将相应的工作电压提供到至少两个电路模块中的相应的一个电路模块；以及引线接合件，引线接合件用于将电压调节模块电连接到电源。
在附图的图案中，通过列举示例并且不进行限制的方式示出了一个或者多个实施例，其中具有相同参考标号的元件代表所有相同的元件，并且其中图1是根据一个实施例的具有分布式电源的集成电路系统的高级功能性示意图；图2是根据图1中的实施例的具有分布式电源的集成电路系统的横截面图；图3是根据图2中的实施例的具有分布式电源的集成电路系统的俯视图；图4是根据一个实施例的具有分布式电源的集成电路系统的横截面图；图5是根据图4中的实施例的具有分布式电源的集成电路系统的俯视图；图6是根据一个实施例的具有分布式电源的集成电路系统的横截面图；以及图7是根据图6中的实施例的具有分布式电源的集成电路系统的仰视图。
具体实施例方式图1是根据一个实施例的具有分布式电源的集成电路系统100的高级功能性示意图。集成电路系统100包括集成电路105，两个VRM 120以及电源190。在图1中，集成电路105是片上系统(SOC)集成电路，这表示集成电路105包括许多集成在单个芯片上的电路模块130。这些部件包括中央处理器(CPU) 155的存储模块140和核心模块150，以及动态电压频率调节/自动电压调节DVFS/AVS电路160。存储模块140和核心模块150由相应的VRM 120单独提供电压。因此，存储模块 140和核心模块150所接收到的电压不同。为存储模块140和核心模块150所提供的电压分别通过相应的DVFS/AVS电路160调节，以符合存储模块140和核心模块150的当前需求。 如果存储模块140或者核心模块150快速处理数据，则电压供给升高，使得存储模块或者核心模块较快地运行(execute)。如果存储模块140或者核心模块150空闲，则电压供给降低，使得存储模块或者核心模块较慢地运行，并且使用较少的功率。相应的DVFS/AVS电路 160通过集成电路105和VRM 120之间的控制连接170由相应的VRM 120控制提供到存储模块140或者核心模块150的电压。相应的VRM 120将受到控制的电压通过集成电路105 和VRM之间的供电连接180提供到存储模块140或者核心模块150。本发明并不限于SOC集成电路芯片，在各个实施例中，集成电路可以是能够用来与本发明的一个或者多个实施例相连接的任何其它已知的或者将来会出现的集成电路。此外，本发明并不限于图1中的电路模块，在各个实施例中，电路模块可以是能够用来与本发明的一个或者多个实施例相连接的任何其它已知的或者将来会出现的电路模块。而且，本发明并不限于图1中的电路模块、VRM以及DVFS/AVS电路的组合，在各个实施例中，电路模块、VRM以及DVFS/AVS电路的组合和数量可以是能够用来与本发明的一个或者多个实施例相连接的任何组合和数量。图2是根据图1中的实施例的集成电路系统100的横截面图。印刷电路板(PCB) 基板210形成集成电路系统100的底部。中介层220通过接合件225接合到PCB基板210。 中介层220用于使PCB基板210上的接合件的位置适应于固定到中介层220的集成电路上的接合件的位置，减轻由PCB基板210和所固定的集成电路之间的膨胀系数不同而产生的应力，以及将所固定的集成电路电连接在一起。集成电路105的正表面230使用集成电路 105的第一组接合焊盘240通过接合件225管芯(die)接合到中介层220。VRM 120管芯接合到集成电路105的背表面M5，背表面M5与正表面230相对。特别地，VRM 120通过接合件247接合到第二组接合焊盘250。第二组接合焊盘250和接合件247形成了控制连接170(图1)和供电连接180(图1)的部分。硅通孔(TSV，through silicon via)和金属层 260通过将接合焊盘250连接到集成电路105的正表面230上形成的电路模块130，还形成了控制连接170和供电连接180的部分。在其它实施例中，电路模块130形成在背表面M5 上，正表面230和背表面或者上述的任意组合之间。VRM 120通过形成在集成电路105上的接合件265和重分布层或者金属层270连接到电源190(图1)。重分布层或者金属层270电连接到形成在集成电路105上的第一引线接合焊盘275。第一引线接合焊盘275通过引线接合件280被引线接合到形成在PCB基板210上的第二引线接合焊盘观5。第二引线接合焊盘观5电连接到电源190。因此，VRM 120和电源190之间的连接没有通过中介层220。图3是根据图1中的实施例的集成电路系统100的俯视图。在图3中没有示出PCB 基板210以及PCB基板210和中介层220之间的接合件、电源接合件沈5、电源引线270、第一电源引线275、电源引线接合件观0、第二电源引线观5。VRM 120接合到形成在第一集成电路的区域中的第二组接合焊盘250上的集成电路，第一集成电路的区域对应于相应的至少两个电路模块130之一。通过这种方式，VRM 120和相应的电路模块130(图1)之间的供电连接180和控制连接170的长度被最小化。本发明不限于图2和图3中的VRM的数量和位置，在各个实施例中，VRM的数量和位置可以是能够用来与本发明的一个或者多个实施例相连接的任何数量和位置。图4是根据一个实施例的集成电路系统400的横截面图。在图4中没有示出集成电路系统400除了只包括一个VRM 120之外，类似于集成电路100。PCB基板210以及PCB 基板210和中介层220之间的接合件、电源接合件沈5、电源引线270、第一电源引线275、电源引线接合件观0、第二电源引线观5以及接合焊盘M0。这些部件以与集成电路系统100 相类似的方式进行排列。集成电路系统400进一步包括存储管芯410，该存储管芯410管芯接合到集成电路105的背表面M5。存储管芯410通过接合件420和接合焊盘430管芯接合到集成电路 105。接合焊盘430和接合件420通过TSV和金属层260将存储管芯410电连接到集成电路230的一个或者多个电路模块130。确定接合焊盘430、接合件420、TSV和金属层沈0的位置，以将到电路模块130的电连接的长度最小化。在一些实施例中，存储管芯410是带有除存储器之外的其它部件的集成电路。集成电路410的部件是能够用于与本发明的一个或者多个实施例相连接的任何其它已知的或者将来可能出现的部件。在一些实施例中，如图 4中所示，电路模块130形成在背表面230上。在其它实施例中，电路模块130形成在背表面245上，正表面230和背表面或者上述任意组合之间。图5是根据图4中的实施例的集成电路系统400的俯视图。VRM 120设置在集成电路的背表面M5 (图4)上，位于对应于由VRM 120提供电源的电路模块130的区域中。存储管芯410设置于集成电路(图4)的背表面245上，位于对应于与存储管芯410相通信的电路模块130的区域中。本发明并不限于图4和图5中所示的VRM和第二集成电路的数量和位置，在各个实施例中，VRM和第二集成电路的数量和位置可以是能够用于与本发明的一个或者多个实施例相连接的任何数量和位置。图6是根据一个实施例的集成电路系统600的横截面图。图6的实施例与图1的实施例的实施方式不同，集成电路105被具有类似部件的不同集成电路605代替。因为VRM 120设置于中介层和集成电路之间，并且电源通过中介层而不是集成电路连接到VRM，所以图6的实施例与图2的实施例不同。PCB基板610形成在集成电路系统600的底部。中介层620通过接合件625接合到PCB基板610。集成电路605的正表面630使用集成电路605的第一组接合焊盘640通过接合件625管芯接合到中介层620。集成电路605类似于包括电路模块130的图1中的集成电路105。VRM 120设置于集成电路605和中介层620之间，并管芯接合到集成电路的正表面630，并且通过接合件647和接合件648管芯接合到中介层。VRM 120和集成电路 605之间的接合件648形成到第二组接合焊盘650，接合件648形成了控制连接170(图1) 和供电连接180(图1)的一部分。VRM 120通过中介层620上的电源接合件647以及重分配层或者金属层670连接到电源190(图1)。形成在中介层620上的重分配层或者金属层670电连接到形成在中介层上的第一引线接合焊盘675。第一引线接合焊盘675通过引线接合件680引线接合到PCB 基板610上形成的第二引线接合焊盘685。第二引线接合焊盘685电连接到电源190。因此，VRM 120和电源190之间的连接没有通过中介层620和PCB基板610之间的接合件625。图4的存储管芯410接合在集成电路605的背表面645上。TSV和金属层260在集成电路605的存储管芯410和电路模块130之间形成电连接。在一些实施例中，电路模块130(图6中未示出)形成在背表面630上。在其它实施例中，电路模块130形成在背表面645上，正表面630和背表面或者上述的任意组合之间。图7是集成电路系统600的仰视图。在图7中没有示出PCB基板610以及PCB基板610和中介层620之间的接合件、电源接合件647、电源引线670、第一引线接合焊盘675、 引线接合焊盘680、第二引线接合焊盘685以及存储管芯410。VRM 120接合到形成在第一集成电路的区域中的第二组接合焊盘650上的集成电路，该第一集成电路的区域对应于相应的至少两个电路模块130之一。在这种方式中，VRM 120和相应的电路模块130之间的供电连接180和控制连接170的长度被最小化。VRM 120还被设置在接合件625之间。本发明并不限于图6和图7中所示的VRM的数量和位置，在各个实施例中，VRM的数量和位置可以是能够用来与本发明的一个或者多个实施例相连接的任何数量或者位置。本领域普通技术人员可以轻易了解，公开了的实施例满足了上述一个或者多个优点。在阅读上面的说明书之后，本领域普通技术人员能够做出各种改变、等同替换以及各种其他实施例作为本文的广泛公开。因此，这里要求获得的保护仅仅根据包含在附加的权利要求和其等同替换中的解释进行限定。
权利要求
1.一种集成电路系统，包括中介层；第一集成电路，包括第一接合焊盘，所述第一集成电路使用所述第一接合焊盘管芯接合到所述中介层；第二接合焊盘；以及至少两个电路模块，所述至少两个电路模块用于在不同的工作电压下工作；以及至少一个电压调节模块，管芯接合到所述第二接合焊盘，所述至少一个电压调节模块用于将所接收到的电源电压转换为所述至少两个电路模块中的相应一个电路模块的相应的工作电压，并且通过所述第二接合焊盘提供所述相应的工作电压。
2.根据权利要求1所述的集成电路系统，所述至少一个电压调节模块管芯接合到所述第一集成电路的背表面上的所述第二接合焊盘，所述第一集成电路的正表面与所述背表面相对，并且管芯接合到所述中介层。
3.根据权利要求2所述的集成电路系统，进一步包括第二集成电路，管芯接合到所述第一集成电路的背表面。
4.根据权利要求2所述的集成电路系统，进一步包括至少一个供电接合焊盘，用于将所述至少一个电压调节模块电连接到提供所述电源电压的电源，其中，所述第一集成电路进一步包括重分布层和金属层中的至少一个，用于将所述至少一个供电接合焊盘电连接到所述电源，该系统进一步包括引线凸块，用于将重分布层和金属层中的至少一个电连接到所述电源。
5.根据权利要求2所述的集成电路系统，所述第二接合焊盘使用硅通孔和金属层中的至少一个电连接到相应的电路模块。
6.根据权利要求1所述的集成电路系统，所述第一集成电路进一步包括动态电压频率调节控制器，连接到所述至少一个电压调节模块，并且用于控制所述至少一个电压调节模块。
7.根据权利要求1所述的集成电路系统，所述至少一个电压调节模块管芯接合到所述第一集成电路的正表面上的所述第二接合焊盘，所述第一集成电路的正表面管芯接合到所述中介层。
8.根据权利要求7所述的集成电路系统，所述中介层进一步包括至少一个供电接合焊盘，用于将所述至少一个电压调节模块电连接到电源，所述中介层进一步包括重分布层和金属层中的至少一个，用于将所述至少一个供电接合焊盘电连接到所述电源，该集成电路系统进一步包括引线凸块，用于将重分布层和金属层中的至少一个电连接到所述电源，所述第二接合焊盘电连接到所述至少两个电路模块中的相应的一个电路模块，所述至少两个电路模块中的相应的一个电路模块位于所述第一集成电路的正表面上。
9.一种芯片封装件，包括基板，包括第一接合焊盘；中介层，包括第二接合焊盘，所述中介层管芯接合到所述第一接合焊盘；第一集成电路，包括第一表面，所述第一集成电路通过所述第一表面管芯接合到所述第二接合焊盘； 第三接合焊盘，位于所述第一集成电路的与所述第一表面相对的表面上；以及至少两个电路模块，所述至少两个电路模块用于在不同的工作电压下工作； 至少一个电压调节模块，管芯接合到所述第三接合焊盘，所述至少一个电压调节模块用于通过所述第三接合焊盘将相应的工作电压提供到所述至少两个电路模块中的相应的一个电路模块；以及弓丨线接合件，所述引线接合件用于将所述电压调节模块电连接到电源。 该芯片封装进一步包括硅通孔，用于将所述至少一个电压调节模块电连接到相应的电路模块。
10. 一种芯片封装件，包括 基板，包括第一接合焊盘；中介层，包括第二接合焊盘，所述中介层管芯接合到所述第一接合焊盘； 第一集成电路，包括平面状表面，所述第一集成电路通过所述平面状表面管芯接合到所述第二接合焊盘； 第三接合焊盘，位于所述平面状表面上；以及至少两个电路模块，所述至少两个电路模块用于在不同的工作电压下工作； 至少一个电压调节模块，管芯接合到所述第三接合焊盘，所述至少一个电压调节模块用于通过所述第三接合焊盘将相应的工作电压提供到所述至少两个电路模块中的相应的一个电路模块；以及弓丨线接合件，所述引线接合件用于将所述电压调节模块电连接到电源。
全文摘要
一种集成电路系统，具有中介层以及集成电路，该集成电路具有第一接合焊盘和第二接合焊盘，第一集成电路使用第一接合焊盘管芯接合到中介层；该集成电路还具有电路模块，该电路模块在不同的工作电压下运行，该集成电路还具有电压调节模块，管芯接合于集成电路的第二接合焊盘。该电压调节模块将电源电压转换为相应的电路模块的工作电压，并且通过第二接合焊盘将相应的工作电压提供到电路模块。
文档编号H01L25/00GK102468263SQ20111021731
公开日2012年5月23日 申请日期2011年7月29日 优先权日2010年11月10日
发明者彭迈杉, 李云汉, 汲世安 申请人:台湾积体电路制造股份有限公司