专利名称：一次可编程存储单元及其制造方法和一次可编程存储阵列的制作方法
技术领域：
本发明涉及半导体制造技术领域，尤其涉及一次性可编程 (One-Time-Programmable, OTP)存储单元，包含这种存储单元的存储装置以及制造所述一次性可编程存储单元的方法。
背景技术：
一次可编程存储装置是非易失性存储装置，其特点是一次编程存储信息，即使断电信息也能永久保存。由于工艺简单、价格低廉，一次可编程存储装置广泛应用于各种半导体产品。一次可编程存储装置的存储单元的例子包括，例如美国专利No. 5943264中提出的由一个NMOS晶体管和一个PN结串联构成的存储单元，例如美国专利No. 6215140中提出的电容器和二极管构成的存储单元，以及美国专利No. 6822888提出的由NMOS晶体管和 MOS电容串联的存储单元。
发明内容
根据本发明的第一方面，提供了一种可用于存储阵列的一次性可编程存储单元， 该存储单元包括
包括第一电极、位于第一电极上的第一电介质层和位于所述第一电介质层上的第二电极的电容器，该第一电极由形成在半导体衬底中的掺杂区域或者形成在绝缘衬底上的导电材料层形成，所述第二电极由第一多晶硅或多晶硅锗层形成；
MOS晶体管，包括有源层和位于该有源层上的栅极电介质层和栅极导体，该MOS晶体管的沟道区位于所述栅极电介质层下方的所述有源层中且源区和漏区分别位于所述沟道区两侧的所述有源层中，所述有源层位于与所述第一电介质层采用相同的工艺同时形成在所述半导体衬底上或绝缘衬底上的第二电介质层上，并且所述有源层由与所述第一多晶硅或多晶硅锗层采用相同的工艺同时形成的第二多晶硅或多晶硅锗层形成；以及形成在所述电容器和所述MOS晶体管上的层间绝缘层，
所述电容器的第二电极与所述MOS晶体管的漏区通过形成在所述层间绝缘层中的导电通路和形成在所述层间绝缘层上的导电互连电连接。可选地，所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底，所述绝缘衬底由玻璃或聚酯材料形成。可选地，所述第一和第二多晶硅层由通过激光退火非晶硅形成的颗粒尺寸为 50nm-IOOum多晶硅形成。根据本发明的第二方面，还提供了一种包含如上所述的一次性可编程存储单元的一次性可编程存储阵列。根据本发明的第三方面，提供了一种制造一次性可编程存储单元的方法，该一次性可编程存储单元包括电容器和MOS晶体管，该方法包括
对半导体衬底的一部分进行离子注入，以形成用作所述电容器的第一电极的掺杂区；在所述半导体衬底上沉积电介质层； 在所述电介质层上形成多晶硅层或多晶硅锗层；
图案化所述多晶硅层或多晶硅锗层，以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分，所述第一部分用作所述电容器的第二电极； 在所述第二部分上形成栅极电 介质和栅极导体；
以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区；以及形成层间绝缘层；
形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路；
在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。可选地，所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底。根据本发明的第四方面，提供了另一种制造一次性可编程存储单元的方法，该一次性可编程存储单元包括电容器和MOS晶体管，该方法包括
在绝缘衬底的一部分上形成导电材料层，以用作所述电容器的第一电极； 在所述绝缘衬底和所述导电材料层上形成电介质层； 在所述电介质层上形成多晶硅层或多晶硅锗层；
图案化所述多晶硅层或多晶硅锗层，以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分，所述第一部分用作所述电容器的第二电极； 在所述第二部分上形成栅极电介质和栅极导体；
以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区，以及形成层间绝缘层；
形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路；
在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。在根据本发明第三和第四方面的方法中，可选地，在以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区时，同时对所述多晶硅层或多晶硅锗层的第一部分进行离子注入。 在根据本发明第三和第四方面的方法中，可选地，在所述电介质层上形成所述多晶硅层包括在所述电介质层上形成非晶硅层，退火该非晶硅层以形成多晶硅层。进一步可选地，退火该非晶硅层以形成多晶硅层包括激光退火该非晶硅层以形成颗粒尺寸为 50nm-IOOum多晶娃层。在根据本发明的一次性可编程存储单元中，由于可以采用相对廉价的材料，例如高纯冶金级硅晶片、工艺硅片余料、低成本多晶硅、玻璃、聚酯材料等，作为衬底，使得制造成本大大降低。通过阅读以下结合附图的详细描述和所附权利要求书，本发明的特征和优点将更加显而易见。
图Ia示出了可以使用根据本发明的一次性可编程存储单元的一个示例性存储阵列的一部分的示意性电路图。图I b示出了可以使用根据本发明的一次性可编程存储单元的另一个示例性存储阵列的一部分的示意性电路图。图2示出了根据本发明的存储单元的一种结构的示意性截面图。图3a_3e示出了制造图2所示的存储单元的结构的一个示例性方法各个阶段的示意性横截面图。图4示出了在图3a_3e所示的步骤之后形成了层间绝缘层、导电通路和导电互连后的结构的示意性横截面图。图5a_5d示出了制造图2所示的存储单元的结构的另一个示例性方法各个阶段的示意性横截面图。图6示出了在图5a_5d所示的步骤之后形成了层间绝缘层、导电通路和导电互连后的结构的示意性横截面图。图7示出了根据本发明的一次性可编程存储单元的另一种结构的示意性截面图。图8a_8d示出了制造图7所示的存储单元的结构的一个示例性方法各个阶段的示意性横截面图。图9示出了在图8a_8d所示的步骤之后形成了层间绝缘层、导电通路和导电互连后的结构的示意性横截面图。
具体实施例方式为了使本发明提供的技术方案更加清楚和明白，以下参照附图并结合具体实施例，对本发明进行更详细的描述。附图是示意性的，并不一定按比例绘制，贯穿附图相同的附图标记表示相同或相似的部分。为了使本发明更加清楚，本领域技术人员熟知的一些器件结构(例如，形成在栅极电介质层和栅极导体侧壁上的隔离物)和工艺步骤在此省略。图Ia的示意性电路图示出了可以使用根据本发明的一次可编程性存储单元1111 的一个示例性存储阵列1000的一部分。存储单元1111包括MOS晶体管1101和电容器 1102。MOS晶体管1101的栅极连接到字线WL1，源极连接到地电位Gnd，漏极与电容器1102 的一个电极连接。电容器1102的另一个电极连接到位线BL1。图Ia所示的存储阵列1000 的写入和读取是本领域公知的，在此不再累述。图Ib的示意性电路图示出了可以使用根据本发明的一次性可编程存储单元1111 的另一个示例性存储阵列2000的一部分。在该存储阵列2000中，存储单元1111的MOS晶体管1101的栅极连接到字线WLl，源极连接到位线BLl，漏极与电容器1102的一个电极连接。电容器1102的另一个电极连接到编程线PRG1。图Ib所示的存储阵列2000的写入和读取是本领域公知的，在此不再累述。图2示出了根据本发明的存储单元1111的一种结构的示意性截面图。该存储单元1111包括形成在半导体衬底100上的分离的MOS晶体管1101和电容器1102。所述MOS 晶体管1101包括位于所述半导体衬底100上的电介质层104’上的多晶硅或多晶锗硅层106’，位于所述多晶硅或多晶锗硅层106’上的栅极电介质层108和栅极导体110，所述MOS 晶体管1101的沟道区位于所述栅极电介质层108下方的所述多晶硅或多晶锗硅层106’的部分中，源区和漏区分别位于所述沟道区的两侧。所述电容器1102包括用作第一电极的所述半导体衬底100中的掺杂区域102、所述掺杂区域102上的电介质层104、以及用作第二电极的所述电介质层104上的多晶硅或多晶锗硅层106。所述电介质层104和104’使用相同的制造工艺同时形成，且所述多晶硅或多晶锗硅层106、106’使用相同的制造工艺同时形成。
MOS晶体管1101的栅极与字线WLl的连接、源极与地电位Gnd(或位线)的连接、漏极与电容器1102的第二电极的连接，以及电容器1102的第一电极与位线BLl (或编程线) 的连接可通过形成层间绝缘层、贯穿层间绝缘层的导电通路以及层间绝缘层上的导电互连 (未示出)来实现，这些都是本领域中公知的，因此在此不再累述。所述半导体衬底100可以采用廉价的硅衬底，例如高纯冶金级(UMG)硅晶片、工艺硅片余料、低成本多晶硅等形成的衬底。所述掺杂区102可以是P+掺杂区域或N+掺杂区域， 掺杂浓度优选为le20-le22Cm_3。所述电介质层104 (104’)可以由氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiOx、HfO2、Zr02、A1203、TiO2, La2O3> SrTiO3> LaAlO3 或其组合形成，厚度优选为lmiHBOOnm。优选地，所述多晶硅或多晶锗硅层106 (106’)由颗粒尺寸较大的多晶硅形成。所述颗粒尺寸可以为50nm-100um。在一个特定的实例中，所述颗粒尺寸为0. 3_10um。 在另一个特定的实例中，所述颗粒尺寸为lum。所述多晶硅或多晶锗硅层106 (106’)的厚度为5nm-200nm。所述栅极电介质层108可由氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiOx、 Hf02、Zr02、Al203、Ti02、La203、SrTi03、LaAlO3或其组合形成。所述栅极导体110可由掺杂多晶硅或任何合适的金属(例如，Ti、W、Al等)形成。以下结合图3a_3e描述制造图2所示的存储单元1111的结构的一个示例性方法。首先，如图3a所示，通过离子注入在半导体衬底100的一部分中形成掺杂区域 102，该掺杂区域102用于将要形成的电容器的第一电极。接下来，如图3b所示，依次在所述半导体衬底100上形成电介质层104、多晶硅或多晶锗硅层106和牺牲层101。所述电介质层104可利用诸如MOCVD (金属有机物化学气相沉积)、PECVD (等离子体化学气相沉积)、ALCVD (原子层化学气相沉积)、溅射、电子束蒸发等的常规工艺，沉积氧化硅、氮化硅、氮氧化硅、氧氮化硅、HfSiOx、HfO2, ZrO2, Al2O3> TiO2, 1^203、51~1103丄仏103或其组合而形成。形成所述多晶硅或多晶锗硅层106可包括在所述电介质层104上沉积一非晶硅层，晶化该非晶硅层以形成多晶硅或多晶锗硅层106。该晶化可利用例如热退火、激光退火或红外线照射退火实现。优选地，激光退火的温度约为一千度， 时间约为几到几十纳秒。优选地，形成颗粒尺寸较大的多晶硅，例如颗粒尺寸为50nm-100Um 的多晶硅。在一个特定的实例中，所述颗粒尺寸为0. 3-lOum。在另一个特定的实例中，所述颗粒尺寸为lum。该多晶硅或多晶锗硅层106的厚度优选为5nm-200nm。所述牺牲层101 例如可以由氮化硅形成。然后，如图3c所示，采用常规的光刻及蚀刻工艺图形化所述牺牲层101、多晶硅或多晶锗硅层106和电介质层104，以形成由所述牺牲层101、多晶硅或多晶锗硅层106和电介质层104构成的分离的平台A和B，分别用于在后续步骤中形成所述电容器和MOS晶体管，所述平台A在衬底上的投影落入所述掺杂区102的范围内。
接下来，沉积电介质层103，利用CMP技术平坦化所得到的结构，直到去除所述牺牲层101，从而形成如图3d所示的结构。在图3d中所述衬底100的暴露部分覆盖有电介质层103，该电介质层103与所述多晶硅或多晶锗硅层106齐平。优选地，所述电介质层103 比所述电介质层104更致密。然后，采用本领域熟知的沉积、以及光刻和蚀刻工艺，在所述平台B上形成栅极电介质层108和栅极导体110，如图3e所示，并以栅极导体110为掩模进行MOS晶体管的源区和漏区的掺杂，可选的，可以同时对构成电容器的第二电极的所述多晶硅或多晶锗硅层进行相同的掺杂。在完成图3a_3e所示的步骤之后，可以按照本领域公知的方法，在所得到的结构上形成层间绝缘层，在所述层间绝缘层中形成导电通路，并且根据实际电路的连接需要在所述层间电介质上形成连接导电通路的导电互连。图4示意性地示出了形成了层间绝缘层 112、导电通路114、116、118、120和导电互连122后所得到的结构的横截面图。以下结合图5a_5d描述制造图2所示的存储单元1111的结构的另一个示例性方法。首先，如图5a所示，通过离子注入在半导体衬底100的一部分中形成掺杂区域 102。接下来，如图5b所示，依次在所述半导体衬底100上形成电介质层104和多晶硅或多晶锗硅层106。所述电介质层104和多晶硅或多晶锗硅层106的形成工艺、材料与前面参照图3b所述的步骤相同，在此不再重复。然后，如图5c所示，图案化所述多晶硅或多晶硅锗层106，以形成分离的平台A’和 B’，分别用于形成将要形成的电容器的第二电极和MOS晶体管的有源区。例如，可以利用本领域公知的光刻及蚀刻技术相对于所述电介质层104选择性地蚀刻所述多晶硅或多晶锗硅层106。接下来，在图5c所示的结构上共形地沉积电介质层108，该电介质层108用作将要形成的MOS晶体管1101的栅极电介质，之后在所述平台B’上的所述电介质层108上方形成栅极导体110，如图5d所示，并且以栅极导体110为掩模进行MOS晶体管的源区和漏区的掺杂，可选的，可以同时对构成所述电容器1102的第二电极的所述多晶硅或多晶锗硅层进行相同的掺杂。在完成图5a_5d所示的步骤之后，可以按照本领域公知的方法，在所得到的结构上形成层间绝缘层，在所述层间绝缘层中形成导电通路，并且根据实际电路的连接需要在所述层间电介质上形成连接导电通路的导电互连。图6示意性地示出了形成了层间绝缘层 112、导电通路114、116、118、120和导电互连122后所得到的结构的横截面图。图7示出了根据本发明的存储单元1111的另一种结构的示意性截面图。图7中所示的存储单元1111包括形成在绝缘衬底200上的分离的MOS晶体管1101和电容器1102。 所述MOS晶体管1101包括位于所述半导体衬底200上的电介质 层204’上的多晶硅或多晶锗硅层206’，位于所述多晶硅或多晶锗硅层206’上的栅极电介质层208和栅极导体210， 所述MOS晶体管1101的沟道区位于所述栅极电介质层208下方的所述多晶硅或多晶锗硅层206’的部分中，源区和漏区分别位于所述沟道区的两侧。所述电容器1102包括用作第一电极的所述半导体衬底200上的第一电极202、所述金属电极202上的电介质层204、以及用作第二电极的所述电介质层204上的多晶硅或多晶锗硅层206。所述第一电极202可以由金属或掺杂多晶硅形成。所述电介质层204和204’使用相同的制造工艺同时形成，且所述多晶硅或多晶锗硅层206、206’使用相同的制造工艺同时形成。图7中所示的 存储单元1111的结构与图2所示的结构的区别仅在于采用在绝缘衬底200上的金属或掺杂多晶硅层作为电容器1102的第一电极202。所述绝缘衬底200例如由玻璃或聚酯材料形成，所述金属例如是铜、铝或镍。以上针对图2中的电介质层104、多晶硅或多晶锗硅层106、栅极电介质层108和栅极导体110描述也分别适用于图7中所示的电介质层204、多晶硅或多晶锗硅层206、栅极电介质层208和栅极导体210。图7中所示的MOS晶体管1101的栅极与字线WLl的连接、源极与地电位Gnd (或位线)的连接、漏极与电容器1102的第二电极的连接，以及电容器1102的第一电极与位线 BLl (或编程线)的连接可通过形成层间绝缘层、贯穿层间绝缘层的导电通路以及层间绝缘层上的导电互连(未示出)来实现，这些都是本领域中公知的，因此在此不再累述。以下结合图8a_8d描述制造图7所示的存储单元1111的结构的一个示例性方法。首先，如图8a所示，在绝缘衬底200上要形成电容器1102的区域上形成金属电极层202，在该金属电极层202上形成电介质层204并且利用诸如CMP的工艺平坦化该电介质层204。该金属电极层202可通过在绝缘衬底200上溅射或蒸镀金属层，之后图形化该金属层而形成。然后，如图8b所示，在所述电介质层204上形成多晶硅或多晶硅锗层206。前面结合图3b描述的多晶硅层或多晶锗硅层106的形成也适用于该多晶硅或多晶硅锗层206的形成。接下来，如图8c所示，图案化所述多晶硅或多晶硅锗层206，以形成分离的平台 A’’和B’’，分别用于形成将要形成的电容器的第二电极和MOS晶体管的有源区。再接下来，在图8c所示的结构上共形地沉积电介质层208，该电介质层208用作将要形成的MOS晶体管1101的栅极电介质，之后在所述平台B’’上的所述电介质层108上方形成栅极导体210，如图8d所示，并且以栅极导体210为掩模进行MOS晶体管的源区和漏区的掺杂，可选的，可以同时对构成所述电容器1102的第二电极的所述多晶硅或多晶锗硅层进行相同的掺杂。在完成图8a_8d所示的步骤之后，可以按照本领域公知的方法，在所得到的结构上形成层间绝缘层，在所述层间绝缘层中形成导电通路，并且根据实际电路的连接需要在所述层间电介质上形成连接导电通路的导电互连。图9示意性地示出了形成了层间绝缘层 212、导电通路214、216、218、220和导电互连222后所得到的结构的横截面图。应当理解，上文中所描述的MOS晶体管既可以为NMOS晶体管也可以为PMOS晶体管。所述层间绝缘层、所述导电通路和所述导电互连可以选择本领域中公知的各种材料形成，在此不再一一举例。以上通过示例性实施例描述了根据本发明的制造一次性可编程存储单元的方法， 然而，这并不意图限制本发明的保护范围。本领域技术人员可以想到的上述实施例的任何修改或变型都落入由所附权利要求限定的本发明的范围内。
权利要求
1.一种一次性可编程存储单元，包括包括第一电极、位于第一电极上的第一电介质层和位于所述第一电介质层上的第二电极的电容器，该第一电极由形成在半导体衬底中的掺杂区域或者形成在绝缘衬底上的导电材料层形成，所述第二电极由第一多晶硅或多晶硅锗层形成；MOS晶体管，包括有源层和位于该有源层上的栅极电介质层和栅极导体，该MOS晶体管的沟道区位于所述栅极电介质层下方的所述有源层中且源区和漏区分别位于所述沟道区两侧的所述有源层中，所述有源层位于与所述第一电介质层采用相同的工艺同时形成在所述半导体衬底上或绝缘衬底上的第二电介质层上，并且所述有源层由与所述第一多晶硅或多晶硅锗层采用相同的工艺同时形成的第二多晶硅或多晶硅锗层形成；以及形成在所述电容器和所述MOS晶体管上的层间绝缘层，所述电容器的第二电极与所述MOS晶体管的漏区通过形成在所述层间绝缘层中的导电通路和形成在所述层间绝缘层上的导电互连电连接。
2.根据权利要求1所述的存储单元，所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底，所述绝缘衬底由玻璃或聚酯材料形成。
3.根据权利要求1或2所述的存储单元，其中所述第一和第二多晶硅层由通过激光退火非晶硅形成的颗粒尺寸为50nm-100um多晶硅形成。
4.一种一次性可编程存储阵列，包含如权利要求1-3中任一项所述的一次性可编程存储单元。
5.一种制造一次性可编程存储单元的方法，该一次性可编程存储单元包括电容器和 MOS晶体管，该方法包括对半导体衬底的一部分进行离子注入，以形成用作所述电容器的第一电极的掺杂区； 在所述半导体衬底上沉积电介质层； 在所述电介质层上形成多晶硅层或多晶硅锗层；图案化所述多晶硅层或多晶硅锗层，以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分，所述第一部分用作所述电容器的第二电极； 在所述第二部分上形成栅极电介质和栅极导体；以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区；以及形成层间绝缘层；形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路；在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。
6.根据权利要求5所述的方法，其中在以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区时，同时对所述多晶硅层或多晶硅锗层的第一部分进行离子注入。
7.根据权利要求5所述的方法，所述半导体衬底是高纯冶金级硅晶片、工艺硅片余料或低成本多晶硅形成的衬底。
8.根据权利要求5-7中任一项所述的方法，其中在所述电介质层上形成所述多晶硅层包括在所述电介质层上形成非晶硅层，退火该非晶硅层以形成多晶硅层。
9.根据权利要求8所述的方法，其中退火该非晶硅层以形成多晶硅层包括激光退火该非晶硅层以形成颗粒尺寸为50nm-100um多晶硅层。
10.一种制造一次性可编程存储单元的方法，该一次性可编程存储单元包括电容器和 MOS晶体管，该方法包括在绝缘衬底的一部分上形成导电材料层，以用作所述电容器的第一电极；在所述绝缘衬底和所述导电材料层上形成电介质层；在所述电介质层上形成多晶硅层或多晶硅锗层；图案化所述多晶硅层或多晶硅锗层，以形成所述多晶硅层或多晶硅锗层的分离的第一部分和第二部分，所述第一部分用作所述电容器的第二电极；在所述第二部分上形成栅极电介质和栅极导体；以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区，以及形成层间绝缘层；形成贯穿所述层间绝缘层到达所述多晶硅层或多晶硅锗层的第一部分的第一导电通路和贯穿所述层间绝缘层到达所述MOS晶体管的漏区的第二导电通路；在所述层间绝缘层上形成连接所述第一导电通路和第二导电通路的导电互连。
11.根据权利要求10述的方法，其中在以所述栅极导体为掩模，对所述多晶硅层或多晶硅锗层的第二部分进行离子注入，以形成所述MOS晶体管的源区和漏区时，同时对所述多晶硅层或多晶硅锗层的第一部分进行离子注入。
12.权利要求10或11所述的方法，其中在所述电介质层上形成所述多晶硅层包括在所述电介质层上形成非晶硅层，退火该非晶硅层以形成多晶硅层。
13.根据权利要求12所述的方法，其中退火该非晶硅层以形成多晶硅层包括激光退火该非晶硅层以形成颗粒尺寸为50nm-100um多晶硅层。
全文摘要
本发明涉及一次可编程存储单元及其制造方法和一次可编程存储阵列。本发明通过采用自下而上依次为衬底、电介质层、多晶硅或多晶硅锗层的结构，提供了低成本的一次性可编程存储单元及其制造方法，该存储单元包括电容器和MOS晶体管。电容器包括由形成在半导体衬底中的掺杂区域或者形成在绝缘衬底上的导电材料层形成的第一电极、所述电介质层和由第一多晶硅或多晶硅锗层形成的第二电极。MOS晶体管的有源层位于与所述第一电介质层采用相同的工艺同时形成在所述半导体衬底上或绝缘衬底上的第二电介质层上，并且所述有源层由与所述第一多晶硅或多晶硅锗层采用相同的工艺同时形成的第二多晶硅或多晶硅锗层形成。
文档编号H01L27/112GK102324428SQ20111021959
公开日2012年1月18日 申请日期2011年8月2日 优先权日2011年8月2日
发明者朱慧珑, 梁擎擎, 钟汇才 申请人:长沙艾尔丰华电子科技有限公司