专利名称：标准cmos或bicmos ic工艺中用于实现高电压输入/输出的esd保护的制作方法
技术领域：
目前的应用涉及用于实现射频发送器和接收器的集成电路，如用于低功耗，如便携电子设备。本公开特别涉及一种ESD保护采用标准CMOS或BICMOS IC工艺制造的集成电路的高电压输入或输出的方法，期望所述高电压输入或输出经历的电压摆幅比(规定的) 标准CMOS或BICMOS IC工艺的I/O晶体管的最大电压大。进一步的应用涉及一种执行标准CMOS或BICMOS工艺的集成电路(IC)，其应用以及包括收发器IC和天线的制成品。本公开对于例如低功耗通讯设备，如具有无线接口的便携设备，如监听装置 (listening device),如助听器(hearing instrument)的应用是有益的。
背景技术：
当在集成电路(IC)中期望一个高电压摆幅(如> 3. 3Vpp)时，典型地将选择一种特定的高电压工艺。然而这些工艺典型的对于超低功耗应用是不适用的(或使用成本太
1 ) ο一些情况下，支持大电压摆幅对于应用有着重要的益处。这些应用如用于具有窄带宽(与具有高品质因子Q的RF-IC共振)的RF-IC(射频集成链路，射频(RF)如定义为频率范围在3kHz和3GHz之间)和天线之间的天线接口。在一些情况下，大电压摆幅(用于提供所需的传输电压)使得可以使用具有高阻抗(如，较大电感)的天线。这使得具有较小的片上电容(对于给定的工作频率)，并且因此可以保护重要的IC芯片区域。在这样一个系统中，高阻抗的另一个益处是较弱的接受信号也可以具有较大的电压摆幅。这提供了接收器中有效的低电流损耗和/或更好的射频敏感性。关于天线上的大电压摆幅通过适当的阻抗变换可以与低电平(如集成电路可承受的)相适应。这种变换典型的通过分离离散元件(片外)来限制电压摆幅或最大设计弹性或提高Q-因子或——假设大电容值——以降低成本来实现。可是，在物理上小尺寸电子器件中，体积是一个重要的限制参数(例如，如在便携器件，如监听器件，如适合于戴在使用者耳朵上的助听器)，其周边元件的使用被最小化(以节省空间)。因此，在这样的情况下，优选允许大电压摆幅直接作用于收发器IC的l/0s(如，通过全部或部分片上本地阻抗转换电路，比较，将未审的2010年6月22日提交的欧洲专利申请号为10166743.4的专利申请合并在此作为参考)。从技术和经济的观点考虑，使用标准CMOS工艺或BiCMOS工艺来实现收发器功能和相关信号处理是有吸引力的。需要适当的高电压I/Os的ESD保护。最普通的ESD保护器件是基于有源器件，因此其典型的被限制于用于标准CMOS工艺的晶体管厚氧(1/0)的最大额定值和可能稍低于地(小于阈值或结二极管电压)。所述标准CMOS工艺为如1. 8V士 10%，或2. 5V士 10%，或3. 3V士 10%，或5V± 10%。即其将典型的被限制在-0.5V(或0.4V)到3.6V(用于标准3.3V工艺)的范围内。US2009/0040670A1公开了一种包括二极管链和保护环的ESD电路，其中使用了寄
4生NPN/PNP双极晶体管。US6441439B1公开了一种静电放电(ESD)保护器件，用于保护半导体器件对抗基于静电放电的瞬态高电压。其包括多个第一 P+区域，多个第二 P+区域，一个N+区域，和一个N型阱，其形成多个pnp器件并联以允许瞬态电压从输入焊垫到地进行放电。所述的N+ 区域，P"衬底和N-阱形成一个npn器件，其不直接连接到地或者输入焊垫，并且允许瞬态电压在相反的方向放电。
发明内容
如果期望大电压摆幅来最优化天线阻抗，RF-IC上唯一需要接触(handle)最大电压摆幅的结点是直接连接到天线线圈的I/O端子。使用差分驱动是更合适的(但不是必须的)，因为这样可以最优化经过天线的电压摆幅并且可能可以减小耦合伸扰噪声。这些端子必须被ESD保护。为了最优化天线电阻，采用基于特定二极管的ESD保护以使得电压摆幅超过在IC 上的晶体管在天线端子/RF-I/0的额定值的方式。基于特定二极管的静电放电(ESD，electrostatic discharge)保护的使用可以在标准IC工艺中使能高电压摆幅，其对如与天线输入相连接，如在低功耗便携通讯设备是有益的。提出ESD保护电路的特定实施例(们)。本申请的一个目的是提供采用标准IC工艺的集成电路，其支持大于标称的输入/ 输出摆幅。本申请的目的通过在附属的权利要求中描述的该发明和如下所所描述的来实现。本申请的一个目的是通过一种保护采用标准CMOS或BiCMOS工艺制造的集成电路的高电压输入或输出的ESD保护的方法来实现的，所述高电压输入/输出允许出现电压摆幅大于标准CMOS或BiCMOS工艺的特定最大I/O电压。所述方法包括， 提供一个ESD-二极管，其包括阳极和阴极，和具有一个正向偏压VD-FB和反向击穿电压VD-RB，大于正向偏压VD-FB，二极管允许电流在从阳极到阴极的正向方向流动，小于反向击穿电压VD-RB，二极管允许电流在从阴极到阳极的反向方向流动；·提供多个ESD子电路，每个ESD子电路包括一个与一个电阻串联耦合的ESD-二极管，每个ESD子电路具有第一和第二电端子；·将所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压输入或输出，并且第二电端子连接到公共电压；·提供在ESD- 二极管的正向偏压VD-FB和反向击穿电压VD-RB之间的范围的高电压输入的电压摆幅。这有利于简化标准CMOS或BiCMOS工艺用于高电压I/Os的应用。当使用的合适的阻抗转换，就可能在没有任何有源器件(如，1/0晶体管)的高电压I/Os上产生和支持相关的大电压摆幅，其被暴露于大于标准CMOS工艺(如， 3. 3V± 10%)所能经受住的特定最大电压。暴露于更高的电压导致减少器件的寿命——并且(依赖于实际电压)甚至可能是立即产生永久性破坏。在一个实施例中，所述方法包括， 提供执行标准CMOS或BiCMOS工艺的IC的高电压输入或输出，其包括无源阻抗转换电路。
在本文中，二极管的“反向击穿电压”意味着可以施加到二极管而不导致电流显著增大的最大反向电压。这个电压有时称作峰值反向电压(PIV)。标准IC工艺通常可能包括任何一种对其指定了标称额定值(如，最大电压)的元件(包括晶体管)。目前已知的标准IC工艺包括指定5V或3. 3V或2. 5V或1. 8V (士 10% ) 最大输入或输出电压的工艺。典型的，考虑标准CMOS或BiCMOS (混合双极和CMOQ工艺。 在一个实施例中，标准IC工艺是CMOS或BiCMOS工艺，其中标准厚氧晶体管(如，I/O晶体管)指定为允许最大如5V或3. 3V输入或输出电压(士 10%)。优选的使用标准CMOS工艺。优选的，ESD子电路包括信号ESD-二极管，其与电阻串联耦合。在一个实施例中， ESD子电路包含一个ESD- 二极管和一个电阻。在一个实施例中，所述ESD- 二极管是N-阱 /P-衬底二极管。在一个实施例中，所述方法提供高电压摆幅是大于4V，例如大于6，例如大于8V， 例如大于IOVo在一个实施例中，所述方法提供大电压摆幅是大于指定最大I/O晶体管电压额定值的两倍，例如大于指定最大I/O晶体管电压额定值的2. 5或3倍。优选的，ESD- 二极管从具有最大反向击穿电压的(pn结)二极管(在正被讨论的标准IC工艺可实现的二极管中)中选择。在一个实施例中，ESD-二极管是N-阱/P-衬底二极管。可选择的，其它二极管，可以使用如P+/N阱和/或N+/P阱二极管。优选的，ESD子电路的串联电阻(series resistance)选择为在指定的最坏ESD条件情况下，施加于每个子电路阻抗的电压小于1-2V。在一个实施例中，子电路电阻Rsub_。_it 在10 Ω到500 Ω的范围内。总电阻Rt。t这里定义为在充分高的偏压水平下IV曲线的斜坡。 Rt。t可以用所有子电路电阻的并联等效值来近似，即Rt。t = Rsub-C^uitAi,其中η是子电路的数量。在一个实施例中，总电阻Rt。t适合在；3Ω]范围内。在一个实施例中，如子电路的数量η达到100，子电路电阻Rsub_circuit达到100 Ω (如，小于Ik Ω，例如在50 Ω到200 Ω 范围内)。在半导体工艺中，电阻被定义为长度L和宽度W相等的材料的方块电阻(薄膜电阻)。一种材料的20 μ m的方块电阻与如Iymmiym方块的电阻或其它方块的电阻相同， 因为所有的方块具有相同的厚度T(被讨论的层的厚度)。给定导电层的方块薄膜电阻R0 的单位为Ω/口。在一个实施例中，子电路的串联电阻被表达为方块材料的一定长度L(宽度WHlym)来提供子电路电阻(L/W) · % [ Ω ]。在一个实施例中，子电路电阻的长度和宽度在 0. 5μπι 至Ij ΙΟμπι 的范围内，艮P，L，W e
，如，
，如 [2μπι;4μπι]。在一个实施例中，串联电阻是基于非-金属硅化的N+多晶。在一个实施例中，非-金属硅化的N+多晶的薄膜电阻1^是100 Ω。可选择的，串联电阻可以全部或部分由寄生阱或扩散或衬底电阻构成。由寄生电阻构成的串联电阻越小，总电阻的容许量将越大。在一个实施例中，ESD子电路的数量小于300，如小于200。在一个实施例中，ESD 子电路的数量在2到300范围内，如在2到200范围内，如在10到200范围内，如在50到 200范围内。在一个实施例中，标准CMOS或BiCMOS工艺具有以(指定的)最大1/0电压，其小于或等于被讨论的工艺的1/0晶体管的(指定的)最大额定值，如小于或等于5V±10%，例如 3. 3V士 10%，例如 2. 5V士 10%，例如 1. 8V±10%。
在一个实施例中，高电压输入或输出的最大电压摆幅不接近反向击穿电压Vd,的 80%或90%或所述电压的95%。在一个实施例中，高电压输入或输出适合于连接到便携通信器件的天线端子，如监听设备(listening device),如助听器(hearing instrument)。一方面，提供采用标准CMOS或BiCMOS工艺执行的IC，所述IC包括多个用于提供高电压输入或输出的高电压I/O焊盘并且其中每个高电压I/O焊盘连接到ESD保护电路。 ESD保护电路包括a)ESD 二极管，其包括阳极和阴极，并具有正向偏压VD_FB和反向击穿电压 Vd-kb，大于正向偏压VD_FB，二极管允许电流在从阳极到阴极的正向方向流动，小于反向击穿电压Vd,，二极管允许电流在从阴极到阳极的反向方向流动；和b)多个ESD子电路，每个ESD子电路包括与电阻串联耦合的ESD-二极管，每个ESD 子电路具有第一和第二电端子；其中ESD子电路并联连接，第一电端子连接到IC的高电压I/O焊盘，并且第二电端子连接到公共电压；和其中ESD保护电路适合于在所述高电压输入或输出在ESD 二极管的正向偏压电压VD_FB和反向击穿电压VD_FB之间时，保护连接到所述高电压I/O焊盘的IC电路。可以预见，在‘用于实现发明的(多个)方式’的详细描述和与IC结合的权利要求中，上文所述的方法的结构特征，当由相应的结构特征适当的替代时，IC的实施例与相应的方法具有相同的优点。反之亦然。当前上下文中用语“多个高电压I/O焊盘”用来表示“至少一个高电压I/O焊盘”。 在实施例中，IC包括至少两个高电压I/O焊盘，如连接到外部天线的两个端子(如使能天线的差动操作)。在一个实施例中，每个高电压I/O焊盘连接到IC上的无源阻抗转换电路。优选的，ESD子电路包括与电阻串联耦合的信号ESD 二极管。在实施例中，ESD子电路包含一个ESD- 二极管和一个电阻。在实施例中，ESD- 二极管是N阱/P衬底二极管。在一个实施例中，ESD子电路(连接到给定的I/O焊盘)的数量小于300，如小于 200。在一个实施例中，ESD子电路的数量在2到300范围内，如在2到200范围内，如在10 到200范围内，如在50到150范围内。在实施例中，子电路的数量η等价于 Rsub_。ircuit/Rt。t， 其中Rsub-。ireuit是单个子电路的电阻并且艮<^是η个子电路的总电阻。在实施例中，子电路的数量η由下面的关系确定，其中1 -_&。皿在10 0到500 Ω的范围内并且艮&在W. 3 Ω ； 3Ω]范围内。在一个实施例中，IC包括用于传输和/或接收电磁信号的收发电路。当前上下文中的收发电路意味着适合于(和外部天线电路一起，如天线线圈或贴片或回路天线)传输和/或接收电磁辐射(远场或近场)。包括收发电路的IC可能有利的包括除与传输和/或接收从(外部)天线电信号直接相关的其它功能。这些功能可能包括调制/解调电路，A/ D-，D/A-转换器，编码/解码电路，信号处理(如包括音频信号处理，噪声减少)等等。在一个实施例中，收发器电路连接至少一个高电压摆幅I/O焊盘。在一个实施例中，IC包括用于调整外部天线的天线频率的电路。在实施例中，调整电路包括一个或多个电容或电感或电阻或它们的组合。在一个实施例中，高电压I/O焊盘(除ESD电路之外)连接到IC上的无源阻抗转换电路。在实施例中，(片上)无源阻抗转换电路是基于电容或电感或电阻或它们的组合的。在实施例中，(片上)无源阻抗转换电路只包括(片上)电容。在一个实施例中，IC包括收发器，其包括一个或两个发送器件，适合于分别地，单独地或差动地驱动外部天线电路(如包括电感和/或电容和/或可能的电阻)，所述外部天线电路电耦合至一个或多个所述高电压I/O焊盘，每个所述发送器件经由片上串联电容耦合到各自的高电压I/O焊盘，所述串联电容使得部分所述无源阻抗转换电路与连接到所述高电压I/O焊盘的所述天线电路和其它电容或电感形成在一起，所述无源阻抗转换电路适合于提供大于在讨论的标准IC工艺所指定发送电压摆幅。在“具体实施方式
”的详细描述和权利要求以及单独的天线电路，如环形天线中， 将进一步提供包括如上所述的IC的制造制成品。天线的端子电连接到IC的高电压I/O焊盘。天线电路在IC之外(也就是说，其不是组成IC的一部分)。在一个实施例中，IC和天线适合于发送和/或接收频率在3GHz以下的电磁能量， 如在30MHz到3GHz范围内或在300MHz到3GHz范围内。在一个实施例中，IC和天线适合于发送和/或接收频率在300MHz以下或IOOMHz 以下的电磁能量，如30MHz，例如在IOOMHz到30MHz范围内。在一个实施例中，天线差动的耦合到收发器IC。可选择的，天线可以是单独末端 (single endedly)耦合到收发器IC0在一个实施例中，天线和IC实现无线电接口。在实施例中，无线接口适合于发送和/或接收音频信号。在目前的上下文中，音频信号包括频率在人类可听见的范围内，如在 20Hz到20kHz范围内。制成品一般可以是任何一种可利用的无线接口。在特定的实施例中，制成品包括便携通讯设备，如监听设备。在特定的实施例中，制成品包括本地能量源，如电池，例如可再充电的电池，用于给产品的电子部分(包括IC)提供电压。在一个实施例中，制成品包括(可能标准化的)电子接口(如依照个人定制或依照DECT-或蓝牙或WLAN或紫蜂(Zigbee)标准)。在一个实施例中，制成品包括通讯设备，例如便携设备，如移动(如蜂窝)电话或监听设备。在实施例中，监听设备包括耳机或助听器或双耳式耳机或有源耳保护器件或它们的组合。在一个实施例中，监听设备适合于提供依赖于频率的增益以补偿使用者的收听损耗(如在信号处理单元实现)。在一个实施例中，监听设备包括输入传感器(如扩音器系统)。在实施例中，监听设备包括输出传感器(如扬声器_/接收器-单元)。在实施例中，输出传感器是扬声器(接收器)。在实施例中，输出传感器包括耳蜗植入器的电极。在实施例中，输出传感器包括骨导助听^111 ! (vibrator of a bone conducting hearing aid)。在一个实施例中，监听设备包括天线和用于接收包括音频信号的直接电输入信号的收发器电路，所述收发器电路实现在IC中。在实施例中，监听设备(如IC)包括用于解调所接收的直接电输入信号以提供音频信号的解调电路。如上所述的IC的使用，将经一步提供在“具体实施方式
”的具体描述和权利要求中。在实施例中，提供监听设备，如收听设备(hearing instrument)的使用。
本申请的进一步目标通过在从属权利要求中定义的实施例和本发明的详细描述实现。这里所使用的，单数形式“a” “an”和“the”规定为也代表复数形式(即具有“至少一个”的含义)，除非特别的另外声明。进一步应该理解用语“包含”，“包括”，“包含有”和/ 或“包括有”，当采用这样的规范使用时，规定当前特征，整数，步骤，操作，元件，组成和/或他们组成的组。应该理解当一个元件被提及为被“连接”或“耦合”到另一个元件，其可以是直接连接或耦合到另一个元件，也可能存在介于它们之间的元件，除非特别的另外声明。此外，这里用到的“连接到”或“耦合到”更包括无线的连接或耦合。像这里所使用的用语“和 /或”包括与其相关的列出的一个或多个用语任何一种或所有组合。这里公开的任何方法的步骤没有必要按照公开的精确的顺序执行，除非特别的另外声明。
下面将结合优选实施例并参考附图更全面的说明本公开，附图中图Ia-If示出多种ESD保护电路，图Ia基于有源器件的现有技术电路，图Ib示出基于二极管链的现有技术电路，图Ic示出关于Ib的电路的可替换电路(没有连接到VDD)， 图Id示出本公开所描述电路的实施例，图Ie示出关于Ib的进一步可替换电路，以及图If 示出图Ie的实施例的差动结构，图2a_2b在图加中示出了 Nwell-Psub 二极管版图的截面图的一个例子，并且在图2b 中示出了环形Nwell-Psub 二极管阵列版图的一些层的顶视图，其界面图显示在图加中，图3示出制成品的实施例的应用，如本公开所描述的，和图4示出了依照本公开ESD保护电路在集成电路中的应用，所述集成电路包括具有无源阻抗电路的收发器，所述无源阻抗电路允许I/Os连接到具有比通常可接受的用于所讨论的IC工艺大的电压摆幅的外部天线。为了简明所有附图都是电路图和简化图，并且他们仅仅示出对于理解本公开的必要的细节，而其他的细节被忽略。本公开进一步的适用性范围通过在下文的详细描述变得明显起来。然而，应该理解当显示本公开的优选实施例时，详细的描述和特定的例子只是经由举例说明给出，因为对本领域技术人员来说，在本公开精神和范围内，从这些详细描述中，可以呈现出各种变化和修改。
具体实施例方式图Ia-If示出多种ESD保护电路，图Ia基于有源器件的现有技术电路，图Ib示出基于二极管链的现有技术电路，图Ic示出关于Ib的电路的可替换电路(没有连接到VDD)， 图Id示出本发明公开的电路的实施例，图Ie示出关于图Ib的进一步可替换电路(包括将在I/O焊盘和VDD之间的一个晶体管替换为两个)以及图If示出图Ie的实施例的差动结构。图Ia示出了现有技术中ESD保护电路，其包括一个栅极接地的NMOS晶体管和一个二极管(晶体管的寄生部分)。图Ia的ESD保护电路的一个典型的输入电压范围在-0. 4V 到+3.6V之间。另一个公知的ESD保护电路是基于如图Ib所示的前向偏压二极管。图Ic示出了与Ib的ESD保护电路不同的电路，其中图Ib中连接到VDD的节点没有连接到公共电压。图Ib的ESD保护电路常规操作范围近似变为-0. 5V到+VDD (+5. 0V)之间。图Ib和图Ic左边部分的接地二极管是如一个N+/PWELL结二极管(像标准NMOS的源极和漏极区域)。图Ib和lc(包含图Ib左上二极管)的串联二极管是如P+/NWELL 二极管(像标准 PMOS的源极和漏极区域)，其可以层叠。在标准0. 18 μ m技术中这些二极管的反向击穿电压大约是9伏，因此为了在ESD事件中只对前向偏压二极管进行操作，我们需要有效的保持电压低于这个水平，即最大电压在如6-7V数量级。在常规操作中，二极管在开始导通足够的电流而扰乱常规操作前，通常可以施加高达0.5V的前向偏压。因此在附图中叠加了 13 个二极管。并且对于图Ic中的ESD保护电路的近似的范围变成-0. 5V到+6. 5V。图Id中示出了一个第三ESD保护电路。在典型CMOS技术中，具有最大(反向)击穿电压的二极管是NWELL/PSra 二极管。其一般具有10-15V的击穿电压。ESD保护电路包括多个ESD子电路，每个包括一个ESD-二极管(如一个NWELL/PSUB 二极管)串联耦合到一个电阻，每个ESD子电路具有第一和第二电端子。多个ESD子电路(如100)并联起来，每个ESD子电路的第一电端子连接到IC的一个高电压输入并且每个ESD子电路的第二电端子连接到公共电压(如地)。图Ic中ESD保护电路的典型输入电压范围在-0.5V到+IlV 之间。在图2中示出N-阱/P-衬底二极管的物理版图的框图。图Ie是图Ib和Ic的变形。I/O焊盘经由至少两个二极管串，连接到节点X。节点 X可能连接或不连接到电源。在任何情况下这个节点连接到至少两个单独的I/O焊盘(每个经由一二极管串)。X还经由公用的二极管串，连接到地。优点在于后面的二极管串可以采用具有低导通电阻的大二极管制造，低导通电阻在ESD发生时是期望看到的。由于二极管串被多个多个I/O焊垫所共用，面积障碍得到了限制。同样，由于在X被限制的摆幅，相关的寄生电容和高频损耗的问题也较小。特别的优点是同一X节点被两个差动高电压摆幅 I/Os (参见例子图If，I/O-焊盘/O-A和I/O-焊盘/A-O和图4)所保护-在这种情况下X 节点将是“虚(AC)地”并且因此不再需要到电源的连接来得到在X节点的低电压摆幅。这使得通过在X和地之间采用更长的二极管串来在更高的电压下操作成为可能。在I/O焊盘和X之间作为串使用的二极管可以具有小的被限制的相关寄生效应。同样，这些二极管之间的电容性的分配(division)，如两个P+/N-阱二极管，意味着第一二极管的N-阱将以减少了 50%振幅的I/O节点的摆幅摆动。这意味着P+/N-阱二极管不会击穿，即使在I/O焊盘反向摆幅(峰-峰)超过击穿电压。即可以允许更大的总电压摆幅。图2在图加中示出了 N阱-P衬底二极管版图的截面图的一个例子，并且在图2b 中示出了环形N阱-P衬底二极管阵列版图的一些层的顶视图，其截面图显示在图加中。 本发明的一个方面，建议在ESD保护电路中，使用多个并联二极管作为包括正向也包括反向偏置的高电压保护电路。优选的，二极管排列布置为一个阵列以最小化芯片面积。在一个实施例中，ESD保护电路包括普通的PN结二极管。在一个实施例中，ESD保护电路包括一个N-阱/P-衬底二极管。反向击穿现象是非破坏性的只要电流没有达到局部热量加热 (thermal heating)导致破坏的水平。因此，挑战在于确保单独的保护器件不会在其他器件之前击穿(其会导致一个器件汇集所有电流同时接着过热并熔化)。这样的电流限制典型的通过插入与每个保护器件串联的一个小的串联电阻(通常通过阻碍金属硅化物和减少接触的个数)运用于击穿器件，比较如图Id。由于击穿的是PN结本身(而不是寄生NPN)，
10这里理想的是插入专用的(如多晶)电阻(具有较小的工艺变化)。如果例如我们假设我们将采用100个小NWELL/PSUB 二极管并且保护会运用到2kV ESD事件(人体模型(HBM))， 则每个器件应该会运用(2000ν/1500Ω) =13mA。我们假设在一个电阻上1. 3V压降是足够的(我们因此假设击穿电压的匹配最好大于1. 3V(9% )，其对于同样的版图是可能的)。 之后我们需要 1.3V/13mA= 100Ω的子电路电阻。对于标准CMOS工艺，典型的非金属硅化的N+多晶的薄膜电阻是100-200 Ω，因此这大约是相应于一个方块(其它类型电阻更高并且同样的在形状方面不够合适)。同样N+多晶在ESD事件中具有最高的允许电流密度 (如15-25πιΑ/μπι)。因此一个L = W = Iym的电阻似乎是足够的(其具有小版图和有限的底极板寄生电容)，L是电阻版图的长度并且W是宽度。为了安全可靠，优选使用物理上稍微大些的子电路电阻，如电阻尺寸(L和/或W)在2-4μπι范围(如L，W e [2μπι;4μπι]， L，W不是必须相等)。电压范围是-0.5V(正向偏压)到大约+11到+12V(对于工艺延伸 (spread)反向击穿电压-20%)。图加示出包括N阱-P衬底二极管的环形二极管排列的一些层的截面图，图2b示出其顶视图。如图2b说明的，环形电路中心环绕一个位于N阱区域中的N+扩散区，N阱区域埋入在P-衬底材料中。一个接触WONT)提供N+扩散区和金属导体之间的电接触，用于连接衬底上(或衬底外)的其它元件(图加中MET1)之间的电接触。中心N-阱区域被一个埋入P-衬底材料的P-阱中的(任意的被分离，通过小宽度P-衬底-环(如这里所示， 并且在图2b中在P-衬底外加小括号‘(·)’来表示，从)P+扩散环所围绕。对于在讨论的应用，环的版图可以采用其它任意适当形式作为图2b所显示的环形排列的替代。此外， 不同结构的尺寸，形状和宽度可以是不同的并且并非必须是按照比例的。形状和最小尺寸是如依赖与所讨论的工艺的设计规则。同样的，接触的数量，形状和位置与在图2b中的例子可以不同。在图加中，示意性的显示了 N-阱-P-衬底二极管版图的不同贡献 (contributions) 0依赖于N-阱(特别是厚度与宽度的比例，侧壁(边缘)贡献Df)相对于区域结构Da可能是重要的(甚至是主导的)或不重要的。例子图3示出如在本公开中所描述的制成品的实施例的应用。图3所示的系统包括依照本公开第一和第二制成品的实施例。第一和第二制成品(分别的第一和第二器件)每个包括一个连接到收发器IC(Tx-RX-IC)的环形天线(天线)，收发器IC包括依照本发明一个实施例的ESD保护电路(比较如图Id)。这里所示出的第二制成品(第二器件)具有监听设备的结构，如耳机或收听设备(这里示出作为收听设备的耳后部分)。第一和第二器件都包括信号处理单元(SP)，这里与收发器IC分隔示出，其适合于与分别与收发器IC通信。可选择的，信号处理单元可以全部或部分组成第一和/或第二器件的收发器IC。第二器件包括一个连接到信号处理单元的扬声器并且适合于呈现处理的音频信号给使用者作为声音信号。第一器件包括一个用于从环境拾取声音信号的麦克风和一个此外天线(以及相应的收发器电路Rx/Tx)，其用于接收和/或传输无线信号(如包括一个音频信号)从/ 到另一个器件。麦克风和天线/收发器电路都被连接到信号处理单元(SP)用于进一步处理和与收发器IC(Tx-RX-IC)和/或与收发器电路Rx/Tx通信。第一和第二器件的信号处理单元可以执行所讨论的器件的功能任务，如音频处理，如提供频率依赖增益(frequencydependent gain)来补偿对于使用者收听的损害和/或其它信号增强特征(如噪声降低)。 第一器件可以是如移动电话或通讯设备(如移动电话)或环境器件(如音频)和第二器件之间的媒体器件(如音频接口(audio gateway))。第二器件可以是如监听设备，例如一个耳机或头戴受话器或收听设备或一个音频保存器件(或他们的组合)。在一个实施例中，在第一和第二器件之间的双向连接(Bi-directional link)是基于在两个器件各自的天线线圈之间的电磁耦合(反应的近场)。可选择的，也可以基于电磁辐射(远场)。第一和第二器件之间的无线连接显示为双向的，但是也可以仅仅是单向的(如第一和第二器件分别只包括发射器和接收器电路)。一个用于单向感应连接的协议是如在 US2005/0255843A1中所描述的。包括收听设备和一个音频选择器件的系统的一个例子是如在EP 1460769A1所描述的。收听设备和接口(gateway)器件之间的，与标准或专有协议一致的感应通讯(即基于不同于电磁辐射的电磁感应)在EP1480492A2中描述。无线连接可以拾取如立体声的如音频信号(如从娱乐器件或电话中流动的)。传输的信号的带宽或者比特率适合于几十或几百kHzGcbit/s)或MHz(Mbit/s)或更高的状态。连接的范围适合于从几厘米到几十米的范围。在一个优选实施例中，所述范围对于佩戴于人群的器件出现的距离是合适的(如小于an例如小于lm，例如小于0. 5m)。图4示出依照本公开的ESD保护电路在集成电路中的应用。图4示出的一个制成品的实施例包括一个收发器IC和一个天线电路(被粗虚线所分开并且分别通过虚线的下部和上部的标记“片上”和“片外”来显示)。图4的部分，片外，顶部的电阻(R)和电感(L) 代表具有损耗(天线的等效电阻或增加了外部调谐电阻)的天线(如回路天线)。天线经由片上I/O焊盘电耦合到收发器IC。依照本公开(如，如图1所示)的特别的ESD保护电路(图4中的ESD)连接到天线I/O焊盘。图4中收发器IC的实施例包括一个发射器电路部分(表示为发射)和一个接收器电路部分(在图4中表示为接收/LNA)以及一个频率调谐电路部分(在图4中表示为频率调谐)，发射器电路部分包括多个(如相同的或二元的或其它有利的)单元电路，通过在图4中前电路后的多个电路表示，频率调谐电路部分包括多个(如相同的或而元的或其它有利的)电路单元，通过前电路后的多个电路表示。外部电感差动耦合到收发器IC的发送器和接收器部分。可选择的，他们可以单独耦合。收发器IC典型的包括其它电路(未示出)，其适合于提供处理的信号到发射器部分并且处理从接收器部分来的信号。收发器IC 可以包括不包括发射器电路接收器电路，反之依然。图4中的片上电容C3-C5组成了部分无源阻抗转换电路，其保护频率调谐开关晶体管(Si，S2)。图4中的片上电容C1-C2与片上电容C3-C7和天线电路一起组成了无源阻抗转换网络，其使得I/Os的电压摆幅通常大于用于所讨论的IC工艺的I/O的指定电压摆幅成为可能。可能有其它设置(如包括一个片外容性贴片天线和一个片上感性或片上容性和感性混合和/或阻抗和/或片外元件)。要点在于只有暴露于高电压的器件是无源元件(如电容)和ESD保护电路。天线电路的端子电连接到收发器IC的高电压I/O焊盘(I/O)。在I/O焊盘上显示大约IOVpp的最大电压摆幅。依赖于所讨论的标准CMOS IC工艺和组成天线和阻抗转换电路的元件的值，I/O焊盘的最大电压摆幅可以小于或大于这个值。作为开关(图4中S1-S2) 的晶体管暴露于电压摆幅大约从-0. 4V到所讨论的标准CMOS IC工艺的1/0晶体管的最大电压(如3. 6V(3. 3+10% ))，在图4中显示为大约4Vto。开关Sl和S2可以开或关在接收和发射状态中开启或关闭。在两种情况下频率调谐是有利的。在一个实施例中，依照预定电路进行频率调谐，如与从收发器IC的发射状态到接收状态的转换有关。收发器IC适合于发射模式或接收模式。收发器IC适于发射模式或接收模式。图4中所示的收发器IC处于接收模式(开关S3-S4保持打开，并且接收的信号典型的具有相关的小电压摆幅(从典型的‘距离’发射器传输过来))。在发射模式下，接收输入转换到接地(通过关闭开关S3， S4)。发射器器件的输出在接收模式接地或者在发射模式被限制为如电压方波(如从OV到 VBat)。这样的优点在于没有有源器件(晶体管)被暴露在大于标准CMOS工艺可以经受住的标准电压(如3. 3V+/"10% )下。暴露于高电压导致降低器件寿命——并且(取决于实际的电压)可能甚至立即永久性损坏。本发明由独立权利要求的特征所限定。从属权利要求限定优选实施例。权利要求中的参考数字不能被认为是对本发明精神的限定。在前文中示出了一些优选实施例，但是强调本发明并不局限于这些，还可以在下述权利要求定义的主题的范围内，以其它方式具体实现。参考文献US2009/0040670A1 (Van Camp 等)12-02-2009US6441439B1(WINBOND ELECTRONIC)27-08-2002US2005/0255843A1(Hilpisch 等)17-11-2005EP1460769A1(PHONAK)22-09-2004EP1480492A2(SIEMENS AUDIOLOGISCHE TECHNIK)24-11-200权利要求
1.一种ESD保护的方法，用于保护采用标准CMOS或BiCMOS IC工艺制造的集成电路的高电压输入或输出，所述高电压输入或输出允许呈现大于标准CMOS或BiCMOS IC工艺的特定最大I/O电压的电压摆幅，所述方法包括a.提供ESD-二极管，其包括阳极和阴极，并且具有正向偏压VD_FB和反向击穿电压VD_KB， 在大于正向偏压VD_FB时，二极管允许电流在从阳极到阴极的正向方向流动，在小于反向击穿电压Vd,时，二极管允许电流在从阴极到阳极的反向方向流动；b.提供多个ESD子电路，每个ESD子电路包括与电阻串联耦合的ESD-二极管，每个ESD 子电路具有第一和第二电端子；c.将所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压输入或输出， 并且第二电端子连接到公共电压；d.使得高电压输入电压摆幅在ESD-二极管的正向偏压VD_FB和反向击穿电压Vd,之间的范围内。
2.根据权利要求1所述的方法，其中所述ESD-二极管选自具有最大反向击穿电压的PN-结二极管。
3.根据权利要求1所述的方法，其中所述ESD-二极管为N-阱/P-衬底二极管。
4.根据权利要求1所述的方法，其中串联电阻配置为长L和宽W在从0.5 μ m到10 μ m 范围内，例如在1-4 μ m范围内。
5.根据权利要求1所述的方法，其中串联电阻是基于非金属硅化N+多晶的。
6.根据权利要求1所述的方法，其中ESD子电路的数量在从2-300范围内，如从 50-200。
7.根据权利要求1所述的方法，其中标准CMOSIC工艺的特定最大电压小于5伏士 10%，如等于 3.3 伏士 10%。
8.根据权利要求1所述的方法，其中高电压输入的标称电压摆幅不接近反向击穿电压 Vd-EB 的 80%或 90%或 95%。
9.根据权利要求1所述的方法，其中高电压输入或输出适合于连接到便携通讯设备的天线端子，如监听设备，如助听器。
10.一种采用标准CMOS或BiCMOS工艺实现的IC，所述IC包括多个用于处理高电压输入或输出的高电压I/O焊盘并且其中每个高电压I/O焊盘连接到ESD保护电路，所述ESD 保护电路包括a.ESD- 二极管，其包括阳极和阴极并具有正向偏压VD_FB和反向击穿电压Vd,,在大于正向偏压VD_FB时，二极管允许电流在从阳极到阴极的正向方向流动，在小于反向击穿电压 Vd,时，二极管允许电流在从阴极到阳极的反向方向流动；b.多个ESD子电路，每个ESD子电路包括与电阻串联耦合的ESD-二极管，每个ESD子电路具有第一和第二电端子；c.其中所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压I/O焊盘，并且第二电端子连接到公共电压；和d.其中ESD保护电路适合于当所述高电压输入或输出的电压摆幅在正向偏压VD_FB和反向击穿电压Vd,之间时，保护连接到所述高电压I/O焊垫的IC电路。
11.根据权利要求10所述的IC，其中连接到至少一个高电压I/O焊盘的所述电路适合于连接到外部天线，如环形天线。
12.根据权利要求11所述的IC，其中IC包括用于调谐外部天线的天线频率的电路。
13.一种制成品，其包括根据权利要求10所述的IC和独立的天线，如环形天线，其中天线的端子电连接到IC的高电压I/O焊盘。
14.根据权利要求13所述的制成品，其中所述IC和所述天线适合于发射和/或接收频率在3GHz以下的电磁能量，如在30MHz到3GHz范围内。
15.根据权利要求13所述的制成品，其中所述IC和所述天线适合于发射和/或接收频率在30MHz以下的电磁能量，如在IOOkHz到30MHz范围内。
全文摘要
本申请涉及一种ESD保护的方法，包括a)提供ESD-二极管，其包括阳极和阴极，并且具有正向偏压VD-FB和反向击穿电压VD-RB，大于正向偏压VD-FB，二极管允许电流在从阳极到阴极的正向方向流动，小于反向击穿电压VD-RB，二极管允许电流在从阴极到阳极的反向方向流动；b)提供多个ESD子电路，每个ESD子电路包括与电阻串联耦合的ESD-二极管，每个ESD子电路具有第一和第二电端子；c)将所述的ESD子电路并联连接，第一电端子连接到集成电路的高电压输入或输出，并且第二电端子连接到公共电压；和d)提供在ESD-二极管的正向偏压VD-FB和反向击穿电压VD-RB之间的范围的高电压输入电压摆幅。这具有简化标准CMOS工艺的使用，得到高于标称电压I/Os的优点。
文档编号H01L27/02GK102347328SQ20111022280
公开日2012年2月8日 申请日期2011年6月22日 优先权日2010年6月22日
发明者科勒·T·克里斯坦森 申请人:奥迪康有限公司