专利名称：一种阵列基板及其制造方法
技术领域：
本发明涉及显示器技术领域，尤其涉及一种阵列基板及其制造方法。
背景技术：
TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管-液晶显示器)是有源矩阵类型液晶显示器的一种，具有更高的对比度和更丰富的色彩，荧屏更新频率也更快。显示屏由许多可以发出任意颜色的光线的像素点组成，只要控制各个像素点显示相应的颜色就能达到目的了。TFT-LCD 一般采用背光技术，为了能精确地控制每一个像素点的颜色和亮度，就需要在每一个像素点位置设置具有开关功能的薄膜场效应晶体管。像素的三基色为红色R、绿色G和蓝色B，因此一个像素点的位置布有红色彩膜、绿色彩膜和蓝色彩膜，在上下夹层间每个彩膜对应一个薄膜场效应晶体管，薄膜场效应晶体管导通时，通过控制薄膜场效应晶体管导通电流的大小，利用上下夹层间填充的液晶分子的旋光性能，改变液晶分子的旋光程度，从而改变透过各个彩膜位置的光线，使像素点显示不同的颜色。图1-2为图1-1中沿切线A-A’方向的剖面图，如图1-2所示，薄膜场效应晶体管包括栅极I、栅绝缘层2、有源层3和S/D层，S/D层包括源极4和漏极5，源极4和漏极5之间形成沟道。在栅极I施加一定电压时，源极4和漏极5之间通过有源层3导通。有源层3包括沉积物为富氮非晶硅N+a-Si的N+a-Si层及沉积物为非晶硅a_Si的a_Si层，S/D层上有绝缘层6。漏极5通过绝缘层6上的过孔7连接像素电极8，像素电极8分布在玻璃基板9上的显示区域，玻璃基板9上位于像素电极8的下方，具有公共电极10，公共电极10与像素电极8形成储能电容。现有的方案中液晶面板的制造方法，如图2所示，主要包括以下步骤步骤S201，采用掩膜工艺，在玻璃基板上完成第一个透明电极-公共电极的制作；公共电极在玻璃基板上有确定的图形，因此采用掩膜mask工艺完成公共电极的成型，掩膜的工艺流程主要包括贴膜，即在玻璃基板上贴上一层光刻胶；曝光，根据光刻胶的性质照射公共电极图形区域或不照射公共电极图形区域；刻蚀，经曝光后，经照射的区域或未被照射的区域被刻蚀掉；显影，去除被刻蚀掉的部分得到想要的图形，完成显影。步骤S202，采用掩膜工艺，在玻璃基板上制作栅极；同样，栅极也有特定的图形，需要采用贴膜、曝光、刻蚀和显影流程制作出特定图形的栅极。步骤S203，采用半掩膜half-tone工艺流程进行S/D层和有源层的制作；在制作S/D层和有源层之前，需要在栅极上制作栅绝缘层，以实现对栅极的保护和与有源层的绝缘。半掩膜工艺流程的特点是，在刻蚀过程中对不同部位的刻蚀厚度不同，将未刻蚀的S/D层和有源层同时涂覆在栅绝缘层上，采用贴膜、曝光、刻蚀和显影，制作出相同图形的S/D层和有源层，且由于采用半掩膜技术，在源极和漏极间形成沟道；步骤S204，采用掩膜工艺，在S/D层上制作绝缘层，并在绝缘层制作过孔，以与像素电极连接；步骤S205，采用掩膜工艺，在绝缘层上制作第二个透明电极-像素电极，并经过孔与漏极连接。上述液晶面板的制作流程中，由于S/D层与有源层光罩应用了 half-tone技术，使得两步制程合二为一，理想的应如图1-2中虚线圈标识的样式，即有源层应与S/D层平齐，但是由于S/D层金属与有源层的蚀刻方法和蚀刻速率的不同，如图1-3所示，S/D层金属与有源层的切面并不是对齐的，造成d2的存在，造成有源层外露的情况。为避免电极边缘耦合存储电容的影响，需要增加dl+d2的距离和黑矩阵(BM)Il的宽度。这样不但影响像素Pixel电学性质，而且对黑矩阵11的设计有一定的不利影响，降低开口率。
发明内容
本发明提供一种阵列基板及其制造方法，用以解决现有技术中应用了 Half-tone技术所造成的对Pixel电学性质及黑矩阵设计不良影响的问题。本发明提供一种阵列基板制造方法，包括在栅绝缘层上制作出图形化的有源层，所述有源层覆盖部分栅绝缘层；利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道。本发明还提供一种阵列基板，包括基板及分别位于基板上的栅极和公共电极；覆盖所述栅极和公共电极的栅绝缘层；位于栅绝缘层上与栅极顶部相对的位置的有源层；利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道；与漏极连接的像素电极，像素电极分布在阵列基板的显示区域。利用本发明提供的阵列基板及其制造方法，具有以下有益效果有源层的制作与目前的制作工艺不同，S/D层的制作也与现有技术不同，将有源层先蚀刻成型之后再进行S/D层制作，以绝缘层作为S/D层的掩膜，可以有效防止FFS原有阵列制作过程中，因为应用了 Half-tone技术所造成的对Pixel电学性质及BM设计的不良影响。
图1-1、图1-2、图1-3为现有技术制作出的阵列基板结构图；图2为现有技术阵列基板制造方法流程图； 图3为本发明实施例阵列基板制造方法流程图；图4-1 图4-7为本发明实施例阵列基板制造方法对应的工艺流程图。
具体实施例方式下面结合附图和实施例对本发明提供的阵列基板及其制造方法进行更详细地说明。本发明针对FFS(Fringe Field Switching)在步骤 S203 中应用了 Half-tone 技术所造成的对Pixel电学性质及BM设计的不良影响，提出新的适用于液晶面板的阵列array基板制作过程，可以有效地防止上述问题的发生，提高开口率。本发明实施提供一种阵列基板制造方法，包括在栅绝缘层上制作出图形化的有源层，所述有源层覆盖部分栅绝缘层；利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道。
本发明实施例对于有源层的制作，与目前的制作工艺不同，目前的制作工艺在完成栅绝缘层制作后对有源Active层没有蚀刻成型，而只在上面继续沉积S/D金属层，然后用half-tone技术将两道光罩合而为一，这样做的结果是所有的S/D金属下面都会有Active层的存在,而active层只有在薄膜场效应晶体管TFT中起作用,其他位置的Active层都是多余的，弊端为造成对Pixel电学性质及BM设计的不良影响，对S/D层边缘的耦合电容(即公共电极和像素电极形成的电容)有很大的影响，这样影响黑矩阵BM设计，降低开口率。本发明实施例改进之处在于将Active层先蚀刻成型，与S/D层的制作是分开的，Active层覆盖部分栅绝缘层，因此，可以在薄膜场效应晶体管TFT中起作用，即导通源极和漏极的部位制作有源层，而其余多余位置不制作有源层，有效地克服了上述问题。同样，S/D层有特定的图形要求，本发明实施例中将S/D层上的绝缘层作为S/D层刻蚀的掩膜，制作出图形化的S/D层，从而使绝缘层和S/D层的覆盖区域相同，而不是像现有技术如图1-2那样绝缘层覆盖整个区域。本发明实施例中将现有技术中的S/D层和过孔Through Hole两道光罩合二为一，这样做的好处是即避免了原有技术的弊端，又没有增加制作工序，在制作过程实现了以绝缘层作为金属刻蚀的掩膜。优选地，本实施例中制作出图形化的S/D层和S/D层上带有过孔的绝缘层，具体包括依次涂覆未经刻蚀的S/D层和绝缘层；经在S/D层上贴膜、曝光、刻蚀和显影，应用半掩膜工艺，将绝缘层图形化，露出S/D层上沟道部位及绝缘层上的过孔部位，即在刻蚀过程中，对绝缘层的不同部位刻蚀厚度不同，最后形成的图形化的绝缘层，应露出S/D层上沟道部位及绝缘层上的过孔部位，且绝缘层覆盖的区域为预制作的S/D层的覆盖区域；利用绝缘层作为S/D层刻蚀的掩膜，即不需要再进行贴膜和曝光，将S/D层图形化，形成源极和漏极之间的沟道，由于露出S/D层上沟道部位，因此可以利用绝缘层作为S/D层的掩膜，将S/D层图形化，这里的S/D层图形化为刻蚀掉没有被绝缘层覆盖的部分，包括刻蚀掉沟道间的S/D层部分，从而形式源极和漏极间的沟道；对绝缘层进行刻蚀，在绝缘层的过孔部位形成过孔。绝缘层的刻蚀和S/D的刻蚀优选采用不同的刻蚀方式，绝缘层采用干法刻蚀，则绝缘层的刻蚀不会影响到S/D层，而对于金属的S/D层，采用湿法刻蚀，同样，S/D层的刻蚀也不会影响到绝缘层，因此在完成S/D层刻蚀后，再形成最终需要的S/D层，即在绝缘层上形成过孔Through Hole。对于有源层来说，本发明实施例中有源层包括沉积物为富氮非晶硅N+a-Si的N+a-Si层及沉积物为非晶娃a-Si的a_Si层,N+a_Si层位于a_Si层之上，优选地，本发明实施例中上述图形化的有源层，未对沟道间的N+a-Si层进行刻蚀。则本发明优选实施例中，对绝缘层进行刻蚀的同时，还对沟道间露出的N+a-Si层进行刻蚀，在沟道间露出a-Si层，完成最终的有源层制作。优选地，上述图形化的有源层位于栅绝缘层上与栅极顶部相对的位置，该部位的 有源层起到导通源极和漏极的作用，由于是有源层单独刻蚀成型，因此克服了与S/D层采用half-tone技术造成有源层外露所造成的问题。有源层有特定的图形要求，因此采用掩膜工艺制作，本实施例在栅绝缘层上制作出刻蚀成型的有源层，具体包括在栅绝缘层上涂覆未经刻蚀的有源层；经在有源层上贴膜、曝光、刻蚀和显影，形成图形化的绝缘层，具体如何进行贴膜、曝光、刻蚀和显影为现有流程，这里不再详述。本发明实施例中在制作有源层之前，还包括在基板上制作出公共电极；在基板上制作出栅极；制作覆盖栅极和公共电极的栅绝缘层。公共电极、栅极和栅绝缘层的制作工艺采用现有制作工艺，这里不作限定。由于公共电极、栅极由特定的图形要求，优选地，本实例例在基板上依次制作出公共电极、栅极和栅绝缘层，具体包括采用掩膜工艺，在基板上制作出公共电极；采用掩膜工艺，在基板上制作出栅极；制作覆盖栅极和公共电极的栅绝缘层。本发明优选实施例中，在完成绝缘层制作后，还包括制作出经过孔与所述漏极连接的像素电极。像素电极有特定的图形要求，优选地，本实施例制作像素电极具体包括采用掩膜工艺，制作出经过孔与所述漏极连接的像素电极，掩膜工艺流程如前所述。为了实现对沟道的保护，本实施例制作像素电极之后，还包括采用掩膜工艺，在所述沟道间及绝缘层上沟道的两侧，制作绝缘的保护层。下面结合附图给出本发明阵列基板制造方法的详细流程。如图3所示，包括以下流程步骤S301，采用掩膜工艺，在玻璃基板上制作出第一个透明电极-公共电极；如图4-1所示，公共电极10位于玻璃基板9的边缘位置，掩膜工艺的具体流程同现有过程，这里不再详述。通常情况下，玻璃基板上具有彩膜，该公共电极作为存储电极。步骤S302，采用掩膜工艺，在玻璃基板上制作出栅极；如图4-2所示，栅极I位于玻璃基板两个对边位置，栅极I采用金属制作，掩膜工艺的具体流程同现有过程，这里不再详述。步骤S303,制作覆盖栅极和公共电极的栅绝缘层Gate insulate grow ；如图4-3所示，栅绝缘层2的制作没有图形要求，覆盖栅极和公共电极及栅极和公共电极间区域即可，具体制作流程采用现有技术，这里不再详述。步骤S304，采用掩膜工艺，在栅绝缘层上制作出图形化的有源层；采用掩膜工艺，具体包括在栅绝缘层上涂覆未经刻蚀的有源层；经在有源层上贴膜、曝光、刻蚀和显影，形成图形化的有源层。
如图4-4所示，图形化的有源层3位于栅绝缘层2上与栅极I顶部相对的位置。有源层2具体包括沉积物为富氮非晶硅N+a-Si的N+a-Si层及沉积物为非晶硅a_Si的a_Si层，且未对N+a-Si层进行沟道间刻蚀。 该步骤中的有源层制作，与目前的制作工艺不同，目前的制作工艺在此处Active层没有蚀刻成型，而只在上面继续沉积S/D金属层，然后用half-tone技术将两道光罩合而为一，这样做的结果是所有的S/D金属下面都会有Active层的存在，而active层只有在TFT中起作用其他位置的Active层都是多余的，弊端如上所述，对S/D边缘的耦合电容有很大的影响，这样影响黑矩阵BMdesign margin,降低开口率。本发明实施例的改进之处在于将Active层先图形化，克服了上述问题。步骤S305，利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，结合半掩膜工艺，制作出图形化的S/D层和S/D层上带有过孔的绝缘层；本实施例中S/D层的制作与目前的制作工艺不同，为了能够去掉多余的Active层应用的mask，但是为了不增加整体的制作程序并且能够实现原有的功能，本发明实施例将S/D金属和S/D上面的绝缘层制作应用half-tone技术，将S/D和Through Hole两道光罩合二为一，这样做的好处是既避免了原有技术的弊端，又没有增加制作工序，蚀刻过程如图4-5所示,具体包括依次涂覆未经刻蚀的S/D层和绝缘层，涂覆后如箭头I上面的附图所示；经在S/D层上贴膜、曝光、刻蚀和显影，应用半掩膜工艺，将绝缘层图形化，露出S/D层上沟道部位及绝缘层上的过孔部位，如箭头I下面的附图所示，其中圆圈标注部位为过孔部分，优选地，经此次刻蚀除过孔部位外其它刻蚀部位的深度即断差值，为绝缘层的设计高度，优选为0.4um，过孔部位的底部与绝缘层上平面的高度差优选为0.05um，即采用8 I的比例，当然还可以是其它比例值；利用绝缘层作为S/D层刻蚀的掩膜，将S/D层图形化，形成源极和漏极之间的沟道，具体如箭头2下面的附图所示；对绝缘层进行刻蚀，同时还对沟道间露出的N+a-Si层进行刻蚀，在绝缘层的过孔部位形成过孔，在沟道间露出a-Si层，具体如箭头3下面的附图所示。因此，本发明实施例S/D+(n+A_si)and Through Hole 应用 half-tone 技术。步骤S306，采用掩膜工艺，制作第二个透明电极-像素电极；如图4-6所示，像素电极8经过孔与漏极连接，掩膜工艺的具体流程同现有技术，这里不再详述。步骤S307，采用掩膜工艺，在沟道间及绝缘层上沟道的两侧，制作绝缘的保护层。如图4-7所示，由于仅在位于栅绝缘层上与栅极顶部相对的位置存在有源层，因此，仅在沟道间及绝缘层上沟道的两侧，制作绝缘的保护层12即可。保护层12绝缘层应用Gate mask制做，与目前的制作工艺不同，这层制作的目的是为了 TFT沟道保护。本发明实施例针对FFS Array 5道mask制程提出新的变更设计。将原有FFSarray制造流程中的第3次mask的half-tone技术(S/D+Active),变更为第4次mask的half-tone技术(S/D+Through Hole),可以避免原有技术S/D下方Active边缘突出所带来的设计问题，利用绝缘层作为金属刻蚀(优选采用湿刻)的掩膜。
本发明实施例还提供一种阵列基板，如图4-7所示，包括玻璃基板9及分别位于玻璃基板9上的栅极I和公共电极；覆盖所述栅极I和公共电极的栅绝缘层2 ;位于栅绝缘层2上与栅极I顶部相对的位置的有源层3 ;利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层3和栅绝缘层2上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层6，所述S/D层包括源极4和漏极5，所述源极4和漏极5之间形成沟道；与漏极5连接的像素电极8，像素电极8分布在阵列基板的显示区域。优选地，还包括像素电极8经过孔与漏极5连接；保护层，位于所述沟道间及绝缘层6上沟道的两侧。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种阵列基板制造方法，其特征在于，包括 在栅绝缘层上制作出图形化的有源层，所述有源层覆盖部分栅绝缘层； 利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道。
2.如权利要求I所述的方法，其特征在于，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，具体包括 依次涂覆未经刻蚀的S/D层和绝缘层； 经在S/D层上贴膜、曝光、刻蚀和显影，应用半掩膜工艺，将绝缘层图形化，露出S/D层上沟道部位及绝缘层上的过孔部位； 利用绝缘层作为S/D层刻蚀的掩膜，将S/D层图形化，形成源极和漏极之间的沟道； 对绝缘层进行刻蚀，在绝缘层的过孔部位形成过孔。
3.如权利要求2所述的方法，其特征在于，所述有源层包括沉积物为富氮非晶硅N+a-Si的N+a-Si层及沉积物为非晶娃a_Si的a_Si层， 对绝缘层进行刻蚀的同时，还对沟道间露出的N+a-Si层进行刻蚀，在沟道间露出a-Si层。
4.如权利要求I 3任一所述的方法，其特征在于，在制作有源层之前，还包括 在基板上制作出公共电极； 在基板上制作出栅极； 制作覆盖栅极和公共电极的栅绝缘层。
5.如权利要求4所述的方法，其特征在于，所述图形化的有源层位于栅绝缘层上与栅极顶部相对的位置。
6.如权利要求I 3任一所述的方法，其特征在于，还包括 制作出经过孔与所述漏极连接的像素电极。
7.如权利要求I 3任一所述的方法，其特征在于，还包括 在所述沟道间及绝缘层上沟道的两侧，制作绝缘的保护层。
8.如权利要求I所述的方法，其特征在于，在栅绝缘层上制作出图形化的有源层，具体包括 在栅绝缘层上涂覆未经刻蚀的有源层； 经在有源层上贴膜、曝光、刻蚀和显影，形成图形化的有源层。
9.一种阵列基板，其特征在于，包括 基板及分别位于基板上的栅极和公共电极； 覆盖所述栅极和公共电极的栅绝缘层； 位于栅绝缘层上与栅极顶部相对的位置的有源层； 利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道； 与漏极连接的像素电极，像素电极分布在阵列基板的显示区域。
10.如权利要求9所述的阵列基板，其特征在于，还包括保护层，位于所述沟道间及绝缘层上沟 道的两侧。
全文摘要
本发明公开了一种阵列基板及其制造方法，该方法包括在栅绝缘层上制作出图形化的有源层，所述有源层覆盖部分栅绝缘层；利用S/D层上的绝缘层作为S/D层刻蚀的掩膜，在有源层和栅绝缘层上，制作出图形化的S/D层和S/D层上带有过孔的绝缘层，所述S/D层包括源极和漏极，所述源极和漏极之间形成沟道。本发明可以有效防止FFS原有阵列制作过程中，因为应用了Half-tone技术所造成的对Pixel电学性质及BM设计的不良影响。
文档编号H01L29/786GK102629575SQ20111024324
公开日2012年8月8日 申请日期2011年8月23日 优先权日2011年8月23日
发明者王丹, 邵喜斌 申请人:京东方科技集团股份有限公司, 北京京东方显示技术有限公司