专利名称：Ldmos晶体管结构及其形成方法
技术领域：
本发明涉及半导体器件以及半导体工艺技术领域，尤其涉及一种LDMOS晶体管结构及其形成方法。
背景技术：
高压BCD工艺及由其形成的电路模块广泛应用于汽车电子、液晶显示面板(LCD) 驱动、有机发光二极管(OLED)驱动、马达驱动等领域，是近年来的热门研究领域。横向扩散金属氧化物(LDM0Q晶体管是B⑶工艺中常用的一种功率器件。常规的 LDMOS晶体管的栅极往往延伸至场氧化层(L0C0S或STI)上，从而减少漏端的电场强度，以增大LDMOS晶体管的安全工作区和击穿电压。以60伏LDMOS晶体管为例，其栅电极的工作电压较低，例如为3. 3V或5V，而漏区的工作电压却可以达到60V。由于LDMOS晶体管的栅氧化层的厚度一般较薄，因而采用漏区附近的栅电极位于场氧化层之上的结构，将难以达到足够的击穿电压和足够的安全工作区。同时现有技术中的LDNMOS晶体管的漏端场漂移区的距离要求比较大，这会增大LDMOS晶体管的导通电阻。
发明内容
本发明要解决的技术问题是提供一种LDMOS晶体管结构及其形成方法，提高击穿电压，增大安全工作区。为解决上述技术问题，本发明提供了一种LDMOS晶体管结构，包括半导体衬底；覆盖所述半导体衬底的外延层；位于所述外延层上的相邻接的栅介质层和场氧化层；栅电极，覆盖所述栅介质层并延伸至所述场氧化层上；位于所述栅电极一侧的外延层中的体区；位于所述体区中的源区；位于所述栅电极另一侧的外延层中的漏区；位于所述栅电极和场氧化层上方的导电场板，所述导电场板通过通孔与所述栅电极电连接。可选地，所述导电场板位于第一层金属层中，所述导电场板的材料为金属。可选地，所述导电场板与所述栅电极重叠区域的宽度为3. 6 4. Ομπι。可选地，所述导电场板与所述漏区的距离为0. 6 1. Ομπι。本发明还提供了一种LDMOS晶体管的形成方法，包括提供半导体衬底，在所述半导体衬底上形成外延层；在所述外延层上形成场氧化层；对所述外延层进行离子注入，以在其中形成体区；在所述体区和场氧化层之间的外延层上形成栅介质层，所述栅介质层与所述场氧化层相邻接；在所述栅介质层上形成栅电极，所述栅电极还延伸至所述场氧化层上；对所述外延层进行离子注入，以在所述体区中形成源区，在所述栅电极的相对于体区的另一侧的外延层中形成漏区；形成层间介质层，所述层间介质层覆盖所述栅电极、场氧化层和外延层；在所述栅电极上方的层间介质层中形成通孔；在所述层间介质层上形成导电场板，所述导电场板通过所述通孔与所述栅电极电连接。可选地，所述导电场板的形成方法包括在所述层间介质层上沉积金属层；对所述金属层进行图形化，形成所述导电场板。可选地，所述导电场板与所述栅电极重叠区域的宽度为3. 6 4. 0 μ m。可选地，所述导电场板与所述漏区的距离为0. 6 1. Ομπι。与现有技术相比，本发明具有以下优点本发明实施例的LDMOS晶体管结构及其形成方法中，在栅电极和场氧化层上方形成有导电场板，该导电场板通过通孔与栅电极电连接，该导电场板将大大减弱漏区附近的电场强度，提升LDMOS晶体管的性能，提高击穿电压，增大安全工作区。进一步地，该导电场板可以形成于BCD工艺中的第一层金属层中，并不需要额外的光刻步骤，便于大规模的产业应用。
图1是本发明实施例的LDMOS晶体管的形成方法的流程示意图；图2至图9是本发明实施例的LDMOS晶体管的形成方法中各步骤的剖面结构示意图。
具体实施方式
现有技术的LDMOS晶体管主要是通过采用栅电极延伸至场氧化层上的结构来提高器件的击穿电压和安全工作区，但是提升空间有限，而增大漏端场漂移区距离的方法又会加大器件的导通电阻。本发明实施例的LDMOS晶体管结构及其形成方法中，在栅电极和场氧化层上方形成有导电场板，该导电场板通过通孔与栅电极电连接，该导电场板将大大减弱漏区附近的电场强度，提升LDMOS晶体管的性能，提高击穿电压，增大安全工作区。进一步地，该导电场板可以形成于BCD工艺中的第一层金属层中，并不需要额外的光刻步骤，便于大规模的产业应用。下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。图1示出了本发明实施例的LDMOS晶体管的形成方法的流程示意图，包括步骤S11，提供半导体衬底，在所述半导体衬底上形成外延层；步骤S12，在所述外延层上形成场氧化层；
4
步骤S13，对所述外延层进行离子注入，以在其中形成体区；步骤S14，在所述体区和场氧化层之间的外延层上形成栅介质层，所述栅介质层与所述场氧化层相邻接；步骤S15，在所述栅介质层上形成栅电极，所述栅电极还延伸至所述场氧化层上；步骤S16，对所述外延层进行离子注入，以在所述体区中形成源区，在所述栅电极的相对于体区的另一侧的外延层中形成漏区；步骤S17，形成层间介质层，所述层间介质层覆盖所述栅电极、场氧化层和外延层；步骤S18，在所述栅电极上方的层间介质层中形成通孔；步骤S19，在所述层间介质层上形成导电场板，所述导电场板通过所述通孔与所述栅电极电连接。图2至图9示出了本实施例的LDMOS晶体管的形成方法的各步骤的剖面结构示意图，下面结合图1和图2至图9对本实施例进行详细说明。结合图1和图2，执行步骤S11，提供半导体衬底10，在半导体衬底10上形成外延层11。半导体衬底10可以是硅衬底、锗硅衬底、III-V族元素化合物衬底、或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底，本实施例采用的是P型掺杂的硅衬底，其中具有P型的掺杂离子，如硼离子、铟离子等。外延层11的形成方法可以是外延生长， 本实施例中外延层11的掺杂类型也是P型。本实施例中，还通过离子注入以及高温扩散在外延层11中形成了 N阱12，注入离子为N型离子，如磷离子、砷离子等。结合图1和图3，执行步骤S12，在11外延层上形成场氧化层13。具体的，场氧化层13的形成工艺可以是局部氧化法(LOCOS)或浅沟槽隔离结构(STI)的形成方法。本实施例中，场氧化层13形成于N阱12中以及N阱12的周围，其中N阱12周围的场氧化层13 可以用作器件之间的隔离。结合图1和图4，执行步骤S13，对外延层11进行离子注入，在其中形成体区14。 体区14的掺杂类型为P型，其形成过程可以包括涂胶、光刻、离子注入、去除光刻胶等。结合图1和图5，执行步骤S14，在体区14和场氧化层13之间的外延层上形成栅介质层15，栅介质层15与场氧化层13相邻接，执行步骤S15，在栅介质层15上形成栅电极 16，栅电极16还延伸至N阱12中的场氧化层13上。其中，栅介质层15的材料可以是氧化硅，其形成方法可以是热氧化法；栅电极16 的材料可以是多晶硅，其形成方法可以是化学气相沉积(CVD)。结合图1和图6，执行步骤S16，对外延层12进行离子注入，以在体区14中形成源区17，在栅电极16的相对于体区14的另一侧的外延层11中形成漏区18。本实施例中，源区17和漏区18的掺杂类型为N型，注入的离子可以是磷离子、砷离子等，离子注入之后可以进行快速热处理(RTA)以降低接触电阻。形成源区17和漏区18之后，还可以在栅电极16、源区17以及漏区18的表面上形成金属硅化物，如钛或钴的硅化物，以降低接触电阻。结合图1和图7，执行步骤S17，形成层间介质层19，层间介质层19覆盖栅电极16、场氧化层13和外延层11。层间介质层19的材料可以是氧化硅，其形成方法可以是化学气相沉积等。结合图1和图8，执行步骤S18，在栅电极16上方的层间介质层19中形成通孔20。 通孔20的形成方法可以包括对层间介质层19进行刻蚀，形成沟槽；在该沟槽中填充导电材料，如金属钨；之后对填充的导电材料进行平坦化，将覆盖在层间介质层19表面上的导电材料去除，完成通孔20的形成过程。结合图1和图9，执行步骤S19，在层间介质层19上形成导电场板21，导电场板21 通过通孔20与栅电极16电连接。导电场板21的形成过程可以集成在B⑶工艺中的第一层金属层的形成过程中，具体可以包括在层间介质层19上沉积金属层，如金属铝；对该金属层进行图形化，图形化的方法可以是刻蚀等，从而形成导电场板21。由于导电场板21的形成过程可以采用第一层金属层的加工工艺来进行，因而并不需要额外的光刻工艺，工艺较为简单，便于大规模生产应用。优选的，导电场板21位于栅电极16和场氧化层13上方。对于60V的LDMOS晶体管，导电场板21与栅电极16重叠区域的宽度D为3. 6 4. 0 μ m，导电场板21与漏区18的距离d为0. 6 1. 0 μ m。在上述优选尺寸下，66V的LDMOS晶体管的安全工作区提高至大于 66V，而击穿电压提高至大于85V，而且与常规的没有导电场板21的LDMOS晶体管相比，本实施例的器件的漏端漂移区的距离较小，导通电阻也相应的较小，具体将减小约IOmohm ·πιπι2。需要说明的是，导电场板21是浮空的(floating)，也即除了通过通孔20与栅电极16电连接之外，与器件中的其他部件都是电性绝缘的。浮空的导电场板21有利于降低漏区18的电场强度，从而能够增大器件的安全工作区和击穿电压。另外，本实施例中所给出的具体掺杂类型是以LDNMOS晶体管为例来进行说明的， 在其他具体实施例中，还可以对各掺杂区域选择相反的掺杂类型，以形成LDPMOS晶体管。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种LDMOS晶体管结构，包括 半导体衬底；覆盖所述半导体衬底的外延层；位于所述外延层上的相邻接的栅介质层和场氧化层；栅电极，覆盖所述栅介质层并延伸至所述场氧化层上；位于所述栅电极一侧的外延层中的体区；位于所述体区中的源区；位于所述栅电极另一侧的外延层中的漏区；其特征在于，还包括位于所述栅电极上方的导电场板，所述导电场板通过通孔与所述栅电极电连接。
2.根据权利要求1所述的LDMOS晶体管结构，其特征在于，所述导电场板位于第一层金属层中，所述导电场板的材料为金属。
3.根据权利要求1所述的LDMOS晶体管结构，其特征在于，所述导电场板与所述栅电极重叠区域的宽度为3. 6 4. 0 μ m。
4.根据权利要求1或3所述的LDMOS晶体管结构，其特征在于，所述导电场板与所述漏区的距离为0. 6 1. Ομ 。
5.一种LDMOS晶体管的形成方法，包括提供半导体衬底，在所述半导体衬底上形成外延层； 在所述外延层上形成场氧化层； 对所述外延层进行离子注入，以在其中形成体区；在所述体区和场氧化层之间的外延层上形成栅介质层，所述栅介质层与所述场氧化层相邻接；在所述栅介质层上形成栅电极，所述栅电极还延伸至所述场氧化层上； 对所述外延层进行离子注入，以在所述体区中形成源区，在所述栅电极的相对于体区的另一侧的外延层中形成漏区； 其特征在于，还包括形成层间介质层，所述层间介质层覆盖所述栅电极、场氧化层和外延层； 在所述栅电极上方的层间介质层中形成通孔；在所述层间介质层上形成导电场板，所述导电场板通过所述通孔与所述栅电极电连接。
6.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，所述导电场板的形成方法包括在所述层间介质层上沉积金属层；对所述金属层进行图形化，形成所述导电场板。
7.根据权利要求5所述的LDMOS晶体管的形成方法，其特征在于，所述导电场板与所述栅电极重叠区域的宽度为3. 6 4. 0 μ m。
8.根据权利要求5或7所述的LDMOS晶体管的形成方法，其特征在于，所述导电场板与所述漏区的距离为0. 6 1. 0 μ m。
全文摘要
本发明提供了一种LDMOS晶体管结构及其形成方法，所述LDMOS晶体管结构包括半导体衬底；覆盖所述半导体衬底的外延层；位于所述外延层上的相邻接的栅介质层和场氧化层；栅电极，覆盖所述栅介质层并延伸至所述场氧化层上；位于所述栅电极一侧的外延层中的体区；位于所述体区中的源区；位于所述栅电极另一侧的外延层中的漏区；位于所述栅电极上方的导电场板，所述导电场板通过通孔与所述栅电极电连接。本发明能够减小漏区的电场强度，有利于提高器件的安全工作区以及击穿电压。
文档编号H01L29/40GK102270664SQ20111025737
公开日2011年12月7日 申请日期2011年9月1日 优先权日2011年9月1日
发明者刘建华 申请人:上海先进半导体制造股份有限公司