专利名称：Mos晶体管制造方法
技术领域：
本发明涉及半导体制造领域，更具体地说，本发明涉及一种MOS晶体管制造方法。
背景技术：
在需要形成形成硅化物(salicide)的一般的MOS晶体管制造方法中，一般使用硅化物阻止层(salicide block layer, SAB)来保护硅片表面，从而在硅化物阻止层的保护下，硅片不与其它Ti，Co之类的金属形成不期望的硅化物。上述MOS晶体管制造工艺的流程一般是首先形成栅极；此后进行高压的栅极氧化物层减薄处理；然后形成N阱和P阱；此后形成栅极之间隔离层；之后进行N+掺杂以及 P+掺杂；之后进行硅化物阻止层SAB刻蚀；最后形成硅化物。然而，在上述MOS晶体管制造工艺中，需要使用很多的掩膜来完成各个步骤，因此，系统能够提供一种可以节省掩膜的MOS晶体管制造方法。
发明内容
本发明的一个目的是提供一种可以节省掩膜的MOS晶体管制造方法。根据本发明，提供了一种MOS晶体管制造方法，所述MOS晶体管结构中包含硅化物，根据本发明的MOS晶体管制造方法包括栅极多晶硅形成步骤，用于在硅片上的栅极介质层上形成栅极多晶硅结构；N阱和P阱形成步骤，用于在硅片S中形成N阱和P阱；隔离层形成步骤，用于形成栅极之间隔离层；掺杂步骤，用于执行N掺杂以及P掺杂；以及硅化物阻止层刻蚀步骤，其中通过刻蚀工艺来减薄栅极介质层在源漏区上方的厚度。优选地，上述MOS晶体管制造方法还包括硅化物形成步骤，用于利用硅化物阻止层形成硅化物。优选地，在上述MOS晶体管制造方法中，所述刻蚀工艺包括干法刻蚀与湿法刻蚀。优选地，在上述MOS晶体管制造方法中，所述栅极介质层是氧化物。优选地，所述MOS晶体管制造方法用于高压MOS晶体管器件制造。优选地，所述MOS晶体管制造方法用于关键尺寸为0. 162um的制作工艺。根据本发明的MOS晶体管制造方法与现有技术采用一层掩膜来减薄栅极介质层 (例如栅极氧化物层)在源漏区上方的厚度不同，根据本发明的MOS晶体管制造方法不用掩膜进行减薄处理，而是直接在硅化物阻止层刻蚀步骤的时候，改用干法刻蚀与湿法刻蚀的组合工艺来减薄栅极氧化物层在源漏区的厚度，从而节省一个掩膜。即，通过有利地利用硅化物阻止层刻蚀步骤本身的刻蚀工艺实现，栅极氧化物层的刻蚀，从而在不增加工艺复杂度的情况下节省了一个掩膜。
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中
图1示意性地示出了栅极多晶硅形成步骤之后的晶体管结构示意图。图2示意性地示出了现有技术中栅极氧化物层减薄处理之后的晶体管结构示意图。图3示意性地示出了硅化物阻止层刻蚀步骤之后的晶体管结构示意图。图4示意性地示出了根据本发明实施例的MOS晶体管制造方法的流程图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图4示意性地示出了根据本发明实施例的MOS晶体管制造方法的流程图。如图4所示，根据本发明实施例的MOS晶体管制造方法包括如下步骤栅极多晶硅形成步骤Si，用于在硅片S上的栅极介质层(例如栅极氧化物层G，例如二氧化硅)上形成栅极多晶硅结构P。图1示意性地示出了栅极多晶硅形成步骤之后的晶体管结构示意图。N阱和P阱形成步骤S2，用于在硅片S中形成N阱和P阱(未具体示出)；隔离层形成步骤S3，用于形成栅极之间隔离层。掺杂步骤S4，用于执行N掺杂以及P掺杂。硅化物阻止层刻蚀步骤S5，其中通过刻蚀工艺来减薄栅极氧化物层G在源漏区的厚度；优选地，该刻蚀工艺包括干法刻蚀与湿法刻蚀。图3示意性地示出了硅化物阻止层刻蚀步骤之后的晶体管结构示意图。硅化物形成步骤S6，用于利用硅化物阻止层形成硅化物。可以看出，与现有技术采用一层掩膜来减薄栅极氧化物层在源漏区上方的厚度不同，本发明实施例不用掩膜进行减薄处理(即，不需要实现图2所示的现有技术中栅极氧化物层减薄处理之后的结构)，而是直接在硅化物阻止层刻蚀步骤的时候，改用干法刻蚀与湿法刻蚀的组合工艺来减薄栅极氧化物层在源漏区的厚度，从而节省一个掩膜。即，通过有利地利用硅化物阻止层刻蚀步骤本身的刻蚀工艺实现，栅极氧化物层的刻蚀，从而在不增加工艺复杂度的情况下节省了一个掩膜。并且，本发明实施例提供的方法尤其适用于13. 5V高压(HV)MOS晶体管器件制造工艺。并且，本发明实施例提供的方法尤其适用于关键尺寸为0. 162um的制作工艺。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下， 都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种MOS晶体管制造方法，所述MOS晶体管结构中包含硅化物，其特征在于所述MOS 晶体管制造方法包括栅极多晶硅形成步骤，用于在硅片上的栅极介质层上形成栅极多晶硅结构；N阱和P阱形成步骤，用于在硅片S中形成N阱和P阱；隔离层形成步骤，用于形成栅极之间隔离层；掺杂步骤，用于执行N掺杂以及P掺杂；以及硅化物阻止层刻蚀步骤，其中通过刻蚀工艺来减薄栅极介质层在源漏区上方的厚度。
2.根据权利要求1所述的MOS晶体管制造方法，其特征在于还包括硅化物形成步骤，用于利用硅化物阻止层形成硅化物。
3.根据权利要求1或2所述的MOS晶体管制造方法，其特征在于，所述刻蚀工艺包括干法刻蚀与湿法刻蚀。
4.根据权利要求1或2所述的MOS晶体管制造方法，其特征在于，所述栅极介质层是氧化物。
5.根据权利要求1或2所述的MOS晶体管制造方法，其特征在于，所述MOS晶体管制造方法用于高压MOS晶体管器件制造。
6.根据权利要求1或2所述的MOS晶体管制造方法，其特征在于，所述MOS晶体管制造方法用于关键尺寸为0. 162um的制作工艺。
全文摘要
根据本发明提供了一种MOS晶体管制造方法，所述MOS晶体管结构中包含硅化物，根据本发明的MOS晶体管制造方法包括栅极多晶硅形成步骤，用于在硅片上的栅极介质层上形成栅极多晶硅结构；N阱和P阱形成步骤，用于在硅片S中形成N阱和P阱；隔离层形成步骤，用于形成栅极之间隔离层；掺杂步骤，用于执行N掺杂以及P掺杂；以及硅化物阻止层刻蚀步骤，其中通过刻蚀工艺来减薄栅极介质层在源漏区上方的厚度。根据本发明的MOS晶体管制造方法不用掩膜进行减薄处理，而是直接在硅化物阻止层刻蚀步骤的时候，改用干法刻蚀与湿法刻蚀的组合工艺来减薄栅极氧化物层在源漏区的厚度，从而节省一个掩膜。
文档编号H01L21/336GK102270576SQ20111025745
公开日2011年12月7日 申请日期2011年9月1日 优先权日2011年9月1日
发明者令海阳, 包德君, 巨晓华, 黄庆丰 申请人:上海宏力半导体制造有限公司