专利名称：一种单一厚度栅氧化层实现多级工作电压的cmos器件及其制备方法
技术领域：
本发明涉及一种集成电路制造方法，尤其涉及一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法。
背景技术：
在半导体的逻辑电路或者存储器电路中，因电路设计要求，许多互补金属氧化物半导体(CMOS)选择采用多级工作电压。如对于核心电路，工作电压一般采用低工作电压，如1.0V，1.2V，1.5V等，而对于外围电路，工作电压一般采用高工作电压，如1. 8V，2. 5V，3. 3V等。对于核心电路中的CMOS， 一般称为Core NM0S, Core PM0S，而对于外围电路中的CMOS，一般称为10 NM0S.I0 PMOS0针对Core和10 MOS器件，传统的器件制备方法是采用不同的栅极介质层厚度，而改变各个器件的阈值电压，从而改变其工作电压。如Core MOS器件一般采用较薄的栅极介质层厚度，其阈值电压较低，而10 MOS器件采用较厚的栅极介质层厚度，其阈值电压较高。因此，传统的逻辑电路或者存储器电路制备工艺，如图1(a)所示，在通常采用的双栅氧层(Dual Gate Oxide)工艺，其中，MOS晶体管Al中的栅极介质层al的厚度小于MOS 晶体管A2的栅极介质层a2的厚度，进而调整Al和A2的阈值电压，使得MOS器件实现双级工作电压。有时根据电路设计需求，有时晶体管甚至采用三栅氧层(Triple Gate Oxide)工艺，如图1 (b)所示，MOS晶体管B1、B2和B3中的栅极介质层bl、M和b3厚度各不相同， 从而使得MOS晶体管Bi、B2和B3阈值电压各不相同，从而实现双三级工作电压。然而上述通过改变MOS晶体管的栅极介质层厚度，从而调节各个MOS晶体管的阈值电压，并最终实现半导体的多级工作电压的方法中。半导体的制备工艺复杂，包括多次栅极介质层的沉积、刻蚀等工艺，而且其难度大，还加赠了半导体的制备成本。
发明内容
本发明提供了一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法，本发明通过CMOS晶体管离子注入进行CMOS晶体管功函数调节，实现单一介质层厚度条件下形成不同的平带电压，从而实现单一介质层厚度下多级工作电压的CMOS结构，从而克服了现有多级工作电压CMOS需要多种栅极介质层厚度的工艺复杂性，制备高成本等缺陷。在MOS器件实际运作过程中，其工作电压直接受到MOS器件功函数影响。以NMOS 为例，由于NMOS晶体管中的栅氧化层与P型半导体层功函数不一致，当MIS (金属-绝缘体-半导体)系统平衡状态时，半导体层靠近介质层边缘的导带Ec和价带Ev会发生弯曲。 当器件工作时，栅极所加电压的一部分用来平抑导带Ec和价带Ev的弯曲，这部分电压称为平带电压，在实际操作中，平台电压作为工作电压的一部分，平带电压的改变，直接改变了匪OS器件的工作电压，如图2所示。而，又如图3所示，一个MOS器件的平带电压的大小，直接受该MOS器件的功函数影响而改变，因而若是通过改变MOS器件的单一厚度的介质层的功函数，则可在单一介质层厚度条件下形成不同的平带电压，这样这种不同平带电压的MOS器件所需的工作电压也不同，从而实现单一介质层厚度下多级工作电压的CMOS结构。本发明单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法，通过以下技术方案实现其目的
一种单一厚度栅氧化层实现多级工作电压的CMOS器件，其中， 所述CMOS器件包括多个N型和P型MOS晶体管，在所述的多个N型和P型MOS晶体管的栅极中，均包括一高介电层及位于所述高介电层上方的一层金属氧化物介电材料层，且所述的金属氧化物介电材料层厚度相同；
其中，各个所述的N型和P型MOS晶体管的金属氧化物介电材料层中，通过注入有不同量的改变其金属氧化物介电材料层功函数的离子，从而各个N型和P型MOS晶体管的栅极具有不同的功函数，从而实现单一介质层厚度下多级工作电压的CMOS结构；
且，至少存在两个P型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压， 以及至少存在两个N型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压。上述的CMOS器件，其中，各个所述的P型MOS晶体管的金属氧化物介电材料层中， 通过注入不同量的减小P型MOS晶体管栅极功函数的离子，从而降低该P型MOS晶体管的栅极功函数，增大该P型MOS晶体管的工作电压的绝对值；
在各个所述的N型MOS晶体管的金属氧化物介电材料层中，通过注入不同量的增大N 型MOS晶体管栅极功函数的离子，从而增大该N型MOS晶体管的栅极功函数，增大该N型 MOS晶体管的工作电压。上述的CMOS器件，可选地，其中，各个所述MOS晶体管的高介电层下方还均包括一
层薄氧化层。上述的单一厚度栅氧化层实现多级工作电压的CMOS器件的方法，其中，所述CMOS 器件的制备过程中包括以下步骤
步骤1、在衬底上确立多个N型MOS晶体管制备区域和多个P型MOS晶体管制备区域； 并且完成各个晶体管的浅沟道，以及浅沟道隔离区制备；
步骤2、在衬底的N型MOS晶体管制备区域和P型MOS晶体管制备区域上方沉积一层高介电层和一层金属氧化物介电材料层，所述金属氧化物介电材料层覆盖于所述高介电层上方；
步骤3、通过光刻工艺，分别向各个MOS晶体管制备区域的金属氧化物介电材料层中注入改变金属氧化物介电材料层功函数的离子，从而调节制成后的各个N型和P型MOS晶体管的栅极功函数，实现单一介质层厚度下多级工作电压的CMOS结构；
其中，向各个P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够减小金属氧化物介电材料层功函数的离子，从而确定后续制备完成后的各级工作电压的CMOS的P型MOS中的栅极功函数；其具体步骤为
a.在各个N型MOS晶体管制备区域上方的金属氧化物介电材料层上方覆盖一层光阻； 并向P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入减小所述金属氧化物介电材料层功函数的离子，从而减小P型MOS晶体管上方的金属氧化物介电材料层的功函数， 从而确定后续制备完成后的一级工作电压的CMOS的P型MOS中的栅极功函数；去除光阻；b.在P型和N型MOS晶体管制备区域上方的金属氧化物介电材料层上方覆盖一层光阻，光刻，去除覆盖于部分P型MOS晶体管制备区域上方的光阻，其中，所述光阻至少覆盖住一个P型MOS晶体管制备区域上方的金属氧化物介电材料层；向裸露在所述光阻外部分的P型MOS晶体管制备区域上方的金属氧化物介电材料层中进一步注入减小其功函数的离子；从而进一步减小其功函数，从而确定后续制备完成后的二级工作电压的CMOS的P型 MOS中的栅极功函数；
c.依次类推，反复重复b步骤，连续向已注入过的离子的不同的P型MOS晶体管制备区域上方的金属氧化物介电材料层中进一步注入不同量的能够减小其功函数的离子，改变各个P型MOS晶体管制备区域上方的金属氧化物介电材料层的功函数；从而确定后续制备完成后的三级以至多级工作电压的CMOS的P型MOS中的栅极功函数；
完成上述向P型MOS晶体管制备区域上方各个P型MOS制备区域上方的金属氧化物介电材料层的离子注入，以及确定各级工作电压CMOS中的P型MOS的制备区域，其中，至少有两个P型MOS晶体管制备区域，其上方的金属氧化物介电材料层的功函数不同；
采用与各个P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够减小金属氧化物介电材料层功函数的离子相同的方法，向各个N型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够增大金属氧化物介电材料层功函数的离子，从而确定后续制备完成后的各级工作电压的CMOS的N型MOS中的栅极功函数，以及各级工作电压CMOS中的N型MOS的制备区域；且至少有两个N型MOS晶体管制备区域，其上方的金属氧化物介电材料层的功函数不同；
步骤5、去除光阻，完成各个N型和P型MOS晶体管的后续制备。上述的方法，其中，所述衬底为体硅或绝缘体上硅。上述的方法，其中，在所述步骤一中，可选地，在所述高介电层形成前，在所述衬底上先沉积一层薄氧化层，所述薄氧化层位于所述高介电层下方。上述的CMOS器件，其中，注入所述P型MOS晶体管上方的金属氧化物介电材料层的离子，包括以 Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、 Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素为基的离子。上述的CMOS器件，其中，注入所述N型MOS晶体管上方的金属氧化物介电材料层的离子，包括以 B、C、Al、Ti、Cr、Ni、Ge、As、Se、Rh、Pd、Te、Re、Pt、Au、Hg 或 Po 元素为基的 1 子。采用本发明一种单一厚度栅氧化层实现多级工作电压的CMOS器件及其制备方法的优点在于
本发明一种单一厚度栅氧化层实现多级工作电压的CMOS器件通过向CMOS晶体管的金属氧化物介电材料层中注入拥有不同功函数的离子，进行CMOS晶体管栅极功函数调节，从而实现在单一介质层厚度条件下形成不同的平带电压，并实现单一介质层厚度下多级工作电压的CMOS结构，本发明制作过程简单、易行，制备成本低，适合工业化生产。
图1现有的具有多级工作电压的CMOS结构示意其中，图1 (a)为采用双栅氧层工艺实现双级工作电压的CMOS结构示意图；图1 (b)为采用三栅氧层工艺实现三级工作电压的CMOS结构示意图； 图2为NMOS工作中，平带电压产生的原理图； 图3为NMOS中，不同功函数实现不同平带电压的MIS能带原理图； 图4为本发明采用单一厚度栅氧化层实现双级工作电压的CMOS器件的结构示意图； 图5为本发明实施例中，覆盖有金属氧化物介电材料层、高介电层和薄氧化层的半导体衬底的结构示意图6为本发明实施例中，向PMOS上方的金属氧化物介电材料层中注入离子的示意图； 图7为本发明的实施例中，向部分PMOS上方的金属氧化物介电材料层中进一步注入离子的示意图8为本发明实施例中，向NMOS上方的金属氧化物介电材料层中注入离子的示意图； 图9为本发明的实施例中，向部分NMOS上方的金属氧化物介电材料层中进一步注入离子的示意图。
具体实施例方式本发明一种单一厚度栅氧化层实现多级工作电压的CMOS器件，其包括多个N型和 P型MOS晶体管，在所述的多个N型和P型MOS晶体管的栅极中，均一层厚度相同的金属氧化物介电材料层；并通过在各个MOS晶体管的所述金属氧化物介电材料层中注入离子，调节各个MOS晶体管的功函数；而功函数的改变实现在单一介质层(在此，即金属氧化物介电材料层)厚度条件下形成不同的平带电压，进而改变各个MOS器件的工作电压，实现在单一介质层厚度下多级工作电压的CMOS结构。如图4所示，为一种采用单一厚度栅氧化层实现双级工作电压的CMOS器件。其包括m和N2两个NMOS晶体管，以及Pl和P2两个PMOS晶体管，其中，附为高工作电压的 NMOS, N2为低工作电压的NM0S，Pl为高工作电压的PM0S，P2低工作电压的PM0S。图中，四个MOS器件，NI、N2、P1和P2的衬底上方均包括一高介电层及位于所述高介电层上方的一金属氧化物介电材料层，且所述的金属氧化物介电材料层厚度相同；
其中，在Pl和P2金属氧化物介电材料层14和13中，均注入有可减小P型MOS晶体管功函数的离子，从而降低该P型MOS晶体管的栅极功函数，从而增大该P型MOS晶体管的工作电压的绝对值；且Pl的金属氧化物介电材料层14，比P2的金属氧化物介电材料层13注入有更多量的可减小P型MOS晶体管栅极功函数的离子，使得Pl的工作电压的绝对值高于 P2的工作电压的绝对值；这样，Pl为高工作电压P型MOS晶体管，P2为低工作电压P型MOS 晶体管。而，m和N2的金属氧化物介电材料层11和12中，均注入有增大N型MOS晶体管功函数的离子，从而增大该N型MOS晶体管的栅极功函数，增大该N型MOS晶体管的工作电压。且，Nl的金属氧化物介电材料层11，比N2的金属氧化物介电材料层12注入有更多量的可增大N型MOS晶体管栅极功函数的离子，使得m的工作电压高于N2的工作电压；这样，Nl为高工作电压N型MOS晶体管，N2为低工作电压N型MOS晶体管。从而实现采用单一厚度栅氧化层的双级工作电压的CMOS器件。其中，可选地，在附、拟汴1、？2的高介电层下方还均包括一层薄氧化层。其中，注入在所述P型MOS晶体管上方的金属氧化物介电材料层的离子，包括以Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、
Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac或Th元素为基的较小功函数的离子。而注入在所述N型MOS 晶体管上方的金属氧化物介电材料层的离子，包括以8、(^1、11、0、附、66^8、％、1^、？(1、 Te、Re、Pt、Au、Hg或Po元素为基的较大功函数的离子。具体实施步骤如下
一种制备上述采用单一厚度栅氧化层实现双级工作电压的CMOS器件的方法，所述 CMOS器件的制备过程中包括以下步骤
步骤1、在衬底上确立两个N型MOS晶体管制备区域和两个P型MOS晶体管制备区域； 并且完成各个晶体管的浅沟道，以及浅沟道隔离区(STI)制备；
步骤2、如图5所示，在衬底的N型MOS晶体管制备区域和P型MOS晶体管制备区域上方沉积一层高介电层2和一层金属氧化物介电材料层1，所述金属氧化物介电材料层1覆盖于所述高介电层2上方； 步骤3、如图6-9所示，
a.如图6所示，在各个N型MOS晶体管制备区域上方的金属氧化物介电材料层1上方覆盖一层光阻8 ；并向P型MOS晶体管制备区域上方的金属氧化物介电材料层4中注入减小所述金属氧化物介电材料层4功函数的离子，从而减小P型MOS晶体管上方的金属氧化物介电材料层的功函数，确定低工作电压CMOS的P型MOS晶体管的制备区域；去除光阻8 ；
b.如图7所示，在P型和N型MOS晶体管制备区域上方的金属氧化物介电材料层上方 1覆盖一层光阻，光刻，去除覆盖于一个所述P型MOS晶体管制备区域上方的光阻，使得光阻 8’仅覆盖住一个P型MOS晶体管制备区域上方的金属氧化物介电材料层；并向裸露在所述光阻外的另一个P型MOS晶体管制备区域上方的金属氧化物介电材料层5中进一步注入减小其功函数的离子；从而进一步减小其功函数，确定高工作电压CMOS的P型MOS晶体管制备区域；这样使得两个P型MOS晶体管制备区域上方的金属氧化物介电材料层的功函数不相同，待所述两个P型MOS晶体管制备区域上的P型MOS制备完成后，两个P型MOS的栅极功函数不同，从而实现工作电压的不同，其中工作电压的绝对值较高的为高工作电压PM0S， 另一个则为低工作电压PM0S。采用相同的方法，向两个所述N型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的可增大其功函数的离子，从而改变两个N型MOS晶体管制备区域上方的金属氧化物介电材料层的功函数，且使两个N型MOS晶体管制备区域上方的金属氧化物介电材料层的功函数存在差异，其具体过程包括
c.如图8所示，在各个P型MOS晶体管制备区域上方的金属氧化物介电材料层4上方覆盖一层光阻9 ；并向N型MOS晶体管制备区域上方的金属氧化物介电材料层6中注入增大所述金属氧化物介电材料层6功函数的离子，从而增大N型MOS晶体管上方的金属氧化物介电材料层的功函数，从而确定低工作电压的CMOS的N型MOS晶体管的制备区域；去除光阻9 ；
d.如图9所示，在P型和N型MOS晶体管制备区域上方的金属氧化物介电材料层上方 1覆盖一层光阻，光刻，去除覆盖于一个所述N型MOS晶体管制备区域上方的光阻，使得光阻 9’仅覆盖住一个N型MOS晶体管制备区域上方的金属氧化物介电材料层；并向裸露在所述光阻外的一个N型MOS晶体管制备区域上方的金属氧化物介电材料层7中进一步注入增大其功函数的离子；从而进一步增大其功函数，从而确定高工作电压的CMOS的N型MOS晶体管的制备区域；这样使得两个N型MOS晶体管制备区域上方的金属氧化物介电材料层的功函数不相同，待所述两个N型MOS晶体管制备区域上的N型MOS制备完成后，两个N型MOS 的栅极功函数不同，从而实现工作电压的不同，其中工作电压较高的为高工作电压NM0S，另一个则为低工作电压NM0S。步骤4、去除光阻，完成各个N或P型MOS晶体管的后续制备。从而制备采用单一厚度栅氧化层实现双级工作电压的CMOS器件，如图4所示。其中，在所述步骤一中，可选地，可在所述高介电层形成前，在所述衬底上先沉积一层薄氧化层3，所述薄氧化层3位于所述高介电层2下方。其中，注入所述P型MOS晶体管上方的金属氧化物介电材料层的离子，为包括以 Li、Mg、Ca、Sc、Mn、Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、 Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac或Th元素为基的较小功函数的离子。而注入所述N型MOS晶体管上方的金属氧化物介电材料层的离子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、Se、诎、Pd、 Te、Re、Pt、Au、Hg或Po元素为基的较大功函数的离子。通过上述制备过程后，得到包括一个高工作电压和一个低工作电压的NMOS和一个高工作电压和一个低工作电压的PM0S，从而制备得到双级工作电压的CMOS器件。采用上述二级工作电压CMOS器件的制备方法，依次类推，可以制备三级工作电压以及多级工作电压的CMOS器件。这都落于本发明的保护范围内。上述实施例为后栅极CMOS (Gate Late HK/MG CMOS)制备工艺，而本发明同样适用于先栅极CMOS (Gate First HK/MG CMOS)制备工艺。以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种单一厚度栅氧化层实现多级工作电压的CMOS器件，其特征在于，所述CMOS器件包括多个N型和P型MOS晶体管，在所述的多个N型和P型MOS晶体管的栅极中，均包括一高介电层及位于所述高介电层上方的一层金属氧化物介电材料层，且所述的金属氧化物介电材料层厚度相同；其中，各个所述的N型和P型MOS晶体管的金属氧化物介电材料层中，通过注入有不同量的改变其金属氧化物介电材料层功函数的离子，从而各个N型和P型MOS晶体管具有不同的栅极功函数，从而实现单一介质层厚度下多级工作电压的CMOS结构；且，至少存在两个P型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压， 以及至少存在两个N型MOS晶体管拥有不同的栅极功函数，从而具有不同的工作电压。
2.根据权利要求1所述的CMOS器件，其特征在于，各个所述的P型MOS晶体管的金属氧化物介电材料层中，通过注入不同量的减小金属氧化物介电材料层功函数的离子，从而降低该P型MOS晶体管的栅极功函数，增大该P型MOS晶体管的工作电压的绝对值；在各个所述的N型MOS晶体管的金属氧化物介电材料层中，通过注入不同量的增大金属氧化物介电材料层功函数的离子，从而增大该N型MOS晶体管的栅极功函数，增大该N型 MOS晶体管的工作电压。
3.根据权利要求2所述的CMOS器件，其特征在于，注入在所述P型MOS晶体管上方的金属氧化物介电材料层的离子，包括以Li、Mg、Ca、Sc、Mn、Ga、Rb, Sr、Y、Zr、Nb、In、Cs、Ba、 La、Nd、Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素为基的离子。
4.根据权利要求2所述的CMOS器件，其特征在于，注入在所述N型MOS晶体管上方的金属氧化物介电材料层的离子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、Se、I h、Pd、Te、Re、Pt、 Au、Hg或Po元素为基的离子。
5.根据权利要求1所述的CMOS器件，其特征在于，各个所述MOS晶体管的高介电层下方还均包括一层薄氧化层。
6.一种制备权利要求1所述的单一厚度栅氧化层实现多级工作电压的CMOS器件的方法，其特征在于，所述CMOS器件的制备过程中包括以下步骤步骤1、在衬底上确立多个N型MOS晶体管制备区域和多个P型MOS晶体管制备区域； 并且完成各个晶体管的浅沟道，以及浅沟道隔离区制备；步骤2、在衬底的N型MOS晶体管制备区域和P型MOS晶体管制备区域上方沉积一层高介电层和一层金属氧化物介电材料层，所述金属氧化物介电材料层覆盖于所述高介电层上方；步骤3、通过光刻工艺，分别向各个MOS晶体管制备区域的金属氧化物介电材料层中注入改变金属氧化物介电材料层功函数的离子，从而调节制成后的各个N型和P型MOS晶体管的栅极功函数，实现单一介质层厚度下多级工作电压的CMOS结构；其中，向各个P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够减小金属氧化物介电材料层功函数的离子，从而确定后续制备完成后的各级工作电压的CMOS的P型MOS中的功函数；其具体步骤为a.在各个N型MOS晶体管制备区域上方的金属氧化物介电材料层上方覆盖一层光阻； 并向P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入减小所述金属氧化物介电材料层功函数的离子，从而减小P型MOS晶体管上方的金属氧化物介电材料层的功函数，从而确定后续制备完成后的一级工作电压的CMOS的P型MOS中的栅极功函数；去除光阻；b.在P型和N型MOS晶体管制备区域上方的金属氧化物介电材料层上方覆盖一层光阻，光刻，去除覆盖于部分P型MOS晶体管制备区域上方的光阻，其中，所述光阻至少覆盖住一个P型MOS晶体管制备区域上方的金属氧化物介电材料层；向裸露在所述光阻外部分的P型MOS晶体管制备区域上方的金属氧化物介电材料层中进一步注入减小其功函数的离子；从而进一步减小其功函数，从而确定后续制备完成后的二级工作电压的CMOS的P型 MOS中的栅极功函数；c.反复重复b步骤，连续向已注入过的离子的不同的P型MOS晶体管制备区域上方的金属氧化物介电材料层中进一步注入不同量的能够减小其功函数的离子，改变各个P型 MOS晶体管制备区域上方的金属氧化物介电材料层的功函数；从而确定后续制备完成后的三级以至多级工作电压的CMOS的P型MOS中的栅极功函数；完成上述向P型MOS晶体管制备区域上方各个P型MOS制备区域上方的金属氧化物介电材料层的离子注入，以及确定各级工作电压CMOS中的P型MOS的制备区域，其中，至少有两个P型MOS晶体管制备区域，其上方的金属氧化物介电材料层的功函数不同；采用与各个P型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够减小金属氧化物介电材料层功函数的离子相同的方法，向各个N型MOS晶体管制备区域上方的金属氧化物介电材料层中注入不同量的能够增大金属氧化物介电材料层功函数的离子，从而确定后续制备完成后的各级工作电压的CMOS的N型MOS中的栅极功函数，以及各级工作电压CMOS中的N型MOS的制备区域；且至少有两个N型MOS晶体管制备区域，其上方的金属氧化物介电材料层的功函数不同；步骤5、去除光阻，完成各个N型和P型MOS晶体管的后续制备。
7.根据权利要求7所述的方法，其特征在于，在所述步骤一中，在所述高介电层形成前，在所述衬底上先沉积一层薄氧化层，所述薄氧化层位于所述高介电层下方。
8.根据权利要求6所述的方法，其特征在于，注入所述P型MOS晶体管上方的金属氧化物介电材料层的离子，包括以 Li、Mg、Ca、Sc,Mn, Ga、Rb、Sr、Y、Zr、Nb、In、Cs、Ba、La、Nd、 Pr、Pm、Gd、Dy、Ho、Tb、Yb、Tm、Er、Lu、Hf、Ta、Pb、Fr、Ra、Ac 或 Th 元素为基的离子。
9.根据权利要求6所述的CMOS器件，其特征在于，注入所述N型MOS晶体管上方的金属氧化物介电材料层的离子，包括以B、C、Al、Ti、Cr、Ni、Ge、As、k、I h、Pd、Te、Re、Pt、Au、 Hg或Po元素为基的离子。
全文摘要
本发明提供了一种单一厚度栅氧化层实现多级工作电压的CMOS器件通过向CMOS晶体管的金属氧化物介电材料层中注入拥有不同功函数的离子，进行CMOS晶体管栅极功函数调节，从而实现在单一介质层厚度条件下形成不同的平带电压，并实现单一介质层厚度下多级工作电压的CMOS结构，本发明制作过程简单、易行，制备成本低，适合工业化生产。
文档编号H01L21/8238GK102437157SQ20111026532
公开日2012年5月2日 申请日期2011年9月8日 优先权日2011年9月8日
发明者毛刚, 陈玉文, 黄晓橹 申请人:上海华力微电子有限公司