专利名称：半导体装置及半导体装置的制造方法
技术领域：
本发明涉及半导体装置及其制造方法，尤其涉及应用了 WL-CSP (晶片级芯片尺寸封装Wafer Level-Chip Scale Package)技术的半导体装置及其制造方法。
背景技术：
最近，随着半导体装置的高功能化、多功能化，WL-CSP技术的实用化逐渐进步。在 WL-CSP技术中，在晶片状态下完成封装工序，通过切割而切出的各个芯片尺寸作为封装尺寸(例如，参照专利文献1)。应用了 WL-CSP技术的半导体装置如图19所示，半导体芯片101的表面整个区域由钝化膜102覆盖。在该钝化膜102上形成有焊盘开口 104，该焊盘开口 104用于使半导体芯片101的表面上形成的内部布线的一部分作为电极焊盘103而露出。另外，在钝化膜 102上叠层有聚酰亚胺层105。进而，在聚酰亚胺层105上形成有再布线106，该再布线106 经由贯通聚酰亚胺层105而形成的贯通孔107与电极焊盘103连接。而且，在聚酰亚胺层 105及再布线106上叠层有由环氧树脂构成的密封树脂层108，再布线106经由贯通该密封树脂层108的柱(post) 109与配置在密封树脂层108表面上的焊球110连接。该半导体装置如下制造。首先，准备制作有多个半导体芯片的晶片。晶片的表面， 其整个区域被钝化膜102被覆。然后，在钝化膜102上形成聚酰亚胺层105及再布线106 之后，在它们之上叠层密封树脂层108，进而形成柱体109及焊球110。之后，沿着在晶片内的各半导体芯片间设定的切割线，切断(切割)钝化膜102及密封树脂层108和晶片，由此获得图19所示的半导体装置。专利文献1 特开2001-298120号公报然而，在这样制造的半导体装置中，半导体芯片101、钝化膜102及密封树脂层108 的各侧面成为同一面而露出。因此，若对半导体装置的侧面施加较大应力，则在其侧面产生薄膜状的钝化膜102的剥离或破裂。若该钝化膜102的剥离或破裂发展到半导体芯片101 的元件形成区域上，则有可能产生在该元件形成区域形成的功能元件的动作不良。
发明内容
本发明的目的在于，提供一种能够防止钝化膜的剥离或破裂的半导体装置及其制造方法。本发明之一的部分的半导体装置，包括具有钝化膜的半导体芯片；和设在所述钝化膜上的用于密封所述半导体芯片的表面侧的密封树脂层，所述密封树脂层蔓延到所述钝化膜的侧面，且被覆该侧面。根据该结构，密封树脂层蔓延到钝化膜的侧面而形成，钝化膜的侧面被密封树脂层被覆。因此，能够防止钝化膜的剥离或破裂。可在所述半导体芯片的表面的周缘部形成槽，所述密封树脂层进入所述槽。在该结构中，在密封树脂层的进入槽的部分，也能够吸收施加于该半导体装置的侧面的应力。因此，能够更加可靠地防止钝化膜的剥离或破裂。
所述钝化膜可隔着所述槽分割为完全覆盖在所述半导体芯片的元件形成区域上的中央侧部分；与该中央侧部分的周缘保持规定间隔且包围所述中央侧部分的周围的周缘侧部分。换而言之，在俯视半导体芯片的表面的平面观察下所述槽形成为将元件形成区域的周围包围的环状，所述钝化膜可具备比该槽更靠内侧的中央侧部分和更靠外侧的周缘侧部分。在该结构中，即使在半导体装置的侧面发生钝化膜的剥离或破裂，也能够使该剥离或破裂仅停留在钝化膜的周缘侧部分。其结果，能够防止钝化膜的中央侧部分的剥离或破裂， 从而能够防止该剥离或破裂所引起的功能元件的动作不良的产生。所述一个部分的半导体装置，还可以包括应力缓和层，其介于所述钝化膜和所述密封树脂层之间，用于吸收并缓和从外部施加的应力，该情况下，所述应力缓和层既可以进入所述槽，也可以使其侧面与所述钝化膜的侧面大致形成为同一面，而不进入所述槽。如果应力缓和层进入槽，则在该应力缓和层的进入槽的部分，也能够吸收施加于半导体装置的侧面的应力。因此，能够更加可靠地防止钝化膜的剥离或破裂。另一方面，例如以应力缓和层为掩模进行钝化膜的蚀刻，除去钝化膜的从应力缓和层露出的部分，由此能够容易地获得应力缓和层的侧面与钝化膜的侧面大致形成为同一面的结构。另外，所述密封树脂层可蔓延到所述应力缓和层的侧面。由于密封树脂层蔓延到应力缓和层的侧面，所以应力缓和层的侧面被密封树脂层覆盖。因此，能够将应力缓和层与外部气体遮断，从而能够防止外部气体所含有的水分等造成的应力缓和层的劣化。所述槽可以形成在所述半导体芯片的表面的最周缘部，该情况下，所述槽优选处于如下范围内包含所述半导体芯片的表面的平面的宽度大于5 μ m，与该平面正交的方向的深度大于3 μ m且小于50 μ m。如果槽的宽度大于5 μ m,则能够确保进入该槽的密封树脂层与形成半导体芯片基体的基板的良好的密接性，能够防止密封树脂层从基板剥离。进而， 如果槽的深度形成在3 50μπι的范围内，则能够保护钝化膜的同时还能够确保半导体芯片的强度。例如，为了半导体装置的薄型化，而在其制造过程中，通过磨床(grinder)磨削半导体芯片(基板)的背面，但若槽过深，则在磨床按压到半导体芯片的背面时，有可能因其按压力而在半导体芯片的背面和槽之间产生裂纹。在槽的深度小于50 μ m时，能够确保半导体芯片具有可防止产生这种裂纹的强度。再有，所述槽可具有越向所述半导体芯片的背面侧宽度越窄的截面三角形状。所述一个部分的半导体装置，还可以包括层间膜，其介于所述钝化膜和形成所述半导体芯片的基体的半导体基板之间，所述密封树脂层蔓延到所述钝化膜以及所述层间膜的各侧面，且被覆所述钝化膜以及所述层间膜的各侧面。在该结构中，由于钝化膜以及层间膜的各侧面被密封树脂层被覆，所以不仅能够防止钝化膜的剥离或破裂，还能够防止层间膜的剥离或破裂。另外，本发明的其他部分的半导体装置包括具有钝化膜的半导体芯片；和设在所述钝化膜上的用于吸收并缓和从外部施加的应力的应力缓和层，所述应力缓和层蔓延到所述钝化膜的侧面，且被覆该侧面。根据该结构，应力缓和层蔓延到钝化膜的侧面而形成，钝化膜的侧面被应力缓和层被覆。因此，能够防止钝化膜的剥离或破裂。可以在所述半导体芯片的表面的周缘部形成槽，所述应力缓和层进入所述槽。在该结构中，在应力缓和层的进入槽的部分，也能够吸收施加于半导体装置的侧面的应力。因
5此，能够更加可靠地防止钝化膜的剥离或破裂。所述其他部分的半导体装置，还可以包括层间膜，其介于所述钝化膜和形成所述半导体芯片的基体的半导体基板之间，所述应力缓和层蔓延到所述钝化膜以及所述层间膜的各侧面，被覆所述钝化膜以及所述层间膜的各侧面。在该结构中，由于钝化膜以及层间膜的各侧面被应力缓和层被覆，所以不仅能够防止钝化膜的剥离或破裂，还能够防止层间膜的剥离或破裂。所述其他部分的半导体装置，还可以包括密封树脂层，其设在所述应力缓和层上， 用于密封所述半导体芯片的表面侧，所述密封树脂层的侧面与所述应力缓和层的侧面大致形成为同一面。本发明的半导体装置的制造方法包括准备制作有多个半导体芯片且其表面被钝化膜被覆的半导体晶片的工序；从沿着所述半导体晶片上设定的切割线延伸的带状区域， 至少除去所述钝化膜的钝化膜除去工序；在该钝化膜除去工序后，在所述半导体晶片上形成密封树脂层的密封树脂层形成工序；在该密封树脂层形成工序后，沿着切割线切断所述半导体晶片而切断分离为所述半导体芯片的各片的切割工序。根据该方法，能够获得具有密封树脂层至少蔓延到钝化膜的侧面的结构的芯片尺寸的半导体装置。所述钝化膜除去工序可以是从所述切割线上的规定宽度的带状区域至少除去钝化膜的工序。该情况下，能够获得如下结构的半导体装置，即，从半导体芯片的表面的最周缘部至少除去钝化膜，密封树脂层进入了该被除去的部分的结构。另外，在该情况下，所述钝化膜除去工序也可以是形成从所述钝化膜的表面凹状陷入到所述钝化膜的下方的凹部的工序。该情况下，能够获得如下结构的半导体装置，即， 在半导体芯片的表面的最周缘部具有凹部(槽)，密封树脂层进入了该凹部的结构。所述钝化膜除去工序还可以是从与所述切割线保持规定间隔且沿着该切割线延伸的带状区域至少除去钝化膜的工序。该情况下，能够获得具备如下钝化膜的半导体装置， 即，所述钝化膜分割为完全覆盖在半导体芯片的元件形成区域上的中央侧部分；与该中央侧部分的周缘保持规定间隔且包围中央侧部分的周围的周缘侧部分。另外，该情况下，所述钝化膜除去工序可以是形成从所述钝化膜的表面凹状陷入到所述钝化膜的下方的凹部的工序。该情况下，能够获得如下结构的半导体装置，即，所述钝化膜的中央侧部分和周缘侧部分之间具有凹部(槽)，密封树脂层进入了该凹部的结构。所述半导体装置的制造方法还可以包括应力缓和层形成工序，该应力缓和层形成工序在所述钝化膜除去工序后且所述密封树脂层形成工序前，在所述半导体晶片上形成应力缓和层。该情况下，能够获得应力缓和层蔓延到所述钝化膜的侧面的结构的半导体装置。通过参照附图且如下叙述的实施方式的说明，能够明确本发明的所述的或其他的目的、特征以及效果。
图1是表示本发明第一实施方式的半导体装置的结构的截面图；图2是按照工序顺序表示图1所示的半导体装置的制造工序的截面图；图3是表示本发明第二实施方式的半导体装置的结构的截面图；图4是按照工序顺序表示图3所示的半导体装置的制造工序的截面图5是用于说明本发明第三实施方式的半导体装置的结构的截面图；图6是用于说明本发明第四实施方式的半导体装置的结构的截面图；图7是按照工序顺序表示图6所示的半导体装置的制造工序的截面图；图8是用于说明本发明第五实施方式的半导体装置的结构的截面图；图9是用于说明本发明第六实施方式的半导体装置的结构的截面图；图10是表示本发明第七实施方式的半导体装置的结构的截面图；图11是按照工序顺序表示图10所示的半导体装置的制造工序的截面图；图12是表示本发明第八实施方式的半导体装置的结构的截面图；图13是按照工序顺序表示图12所示的半导体装置的制造工序的截面图；图14是表示作为图10所示结构的变形例的形成了具有与钝化膜的膜厚相同深度的槽的结构的截面图；图15是表示第七实施方式应用于多层布线结构的半导体装置时的结构的截面图；图16是表示本发明第九实施方式的半导体装置的结构的截面图；图17是用于说明图16所示的半导体装置的槽的尺寸的放大图；图18是按照工序顺序表示图16所示的半导体装置的制造工序的截面图；图19是表示现有的半导体装置的结构的截面图。
具体实施例方式以下，参照附图对本发明的实施方式进行详细说明。图1是表示本发明第一实施方式的半导体装置的结构的截面图。该半导体装置是应用了 WL-CSP技术的半导体装置，其包括半导体芯片1、被覆该半导体芯片1的表面(形成有功能元件的一侧的面)的钝化膜(表面保护膜)11、叠层在该钝化膜11上的应力缓和层2、形成在该应力缓和层2上的再布线3、叠层在该再布线3上的密封树脂层4、配置在该密封树脂层4上的金属球5。半导体芯片1形成为平面观察下大致矩形状，在其最表面的周缘部具有槽12。该槽12例如通过将半导体芯片1的最表面的周缘部切成宽度10 20 μ m以及深度10 100 μ m的截面大致正方形状而形成。钝化膜11由氧化硅或氮化硅形成，形成为被覆除槽12之外的半导体芯片1的表面整个区域。在该钝化膜11上形成有焊盘开口 113，其用于使半导体芯片1的表面上形成的铝等金属所构成的内部布线的一部分作为电极焊盘6而露出。应力缓和层2例如由聚酰亚胺形成，为了在对该半导体装置施加应力时吸收并缓和该应力而设置。该应力缓和层2形成为平面观察下比钝化膜11稍小的矩形状。另外，在应力缓和层2上，在与电极焊盘6对置的位置贯通形成有贯通孔21。再布线3例如采用铜等金属材料形成，沿着应力缓和层2的表面延伸到隔着密封树脂层4与金属球5对置的位置。密封树脂层4例如由环氧树脂形成，密封了半导体芯片1的表面侧。该密封树脂层4完全覆盖钝化膜11、应力缓和层2以及再布线3的表面，进而从它们的表面蔓延到侧面，完全掩埋半导体芯片1的槽12。另外，密封树脂层4的表面形成为平坦面，并且其侧面与半导体芯片1的侧面形成为同一面。由此，该半导体装置具有平面观察下的尺寸与半导体芯片1的尺寸相等的大致长方体形状。另外，在密封树脂层4上，在再布线3和金属球5之间，例如贯通设有由铜等金属构成的扁平的圆柱状的柱7，通过该柱7连接再布线3和金属球5。金属球5是用于与未图示的布线基板等连接(外部连接)的外部连接端子，例如采用焊料等金属材料而形成为球状。根据如上所述的结构，钝化膜11的侧面被密封树脂层4被覆，在该半导体装置的侧面未露出。因此，能够防止对该半导体装置的侧面施加的应力所造成的钝化膜11的剥离或破裂。另外，在半导体芯片1的最表面的周缘部形成有槽12，密封树脂层4进入该槽12。 因此，在密封树脂层4的进入槽12的部分，也能够吸收施加于该半导体装置的侧面的应力， 从而能够更加可靠地防止钝化膜11的剥离或破裂。图2是按照工序顺序表示图1所示的半导体装置的制造工序的截面图。首先，准备制作有多个半导体芯片1，且其表面整个区域被钝化膜11覆盖的晶片W。然后，如图2(a) 所示，在钝化膜11上形成用于使电极焊盘6露出的焊盘开口 113之后，在该钝化膜11上依次形成应力缓和层2以及再布线3。再有，应力缓和层2不在设定于各半导体芯片1之间的切割线L上形成。因此，在隔着切割线L而邻接的各半导体芯片1上的应力缓和层2之间产生规定宽度的间隔，在切割线L上，在该应力缓和层2之间露出钝化膜11。接着，如图2(b)所示，沿着切割线L形成从钝化膜11的表面凹状陷入到钝化膜11 的下方的凹部120。该凹部120例如可以使用厚度(宽度)比用于将晶片W切分为各半导体芯片1的切割用的切割刀片大的刀片(未图示)，从钝化膜11的表面侧通过半切割(half cut)的方法形成，也可以通过激光加工而形成。采用刀片的情况下，通过该刀片的厚度以及切割量(切入量)，能够控制凹部120(槽12)的宽度以及深度。然后，如图2(c)所示，在晶片W的表面整个区域上形成密封树脂层4。该密封树脂层4可以通过在晶片W的表面整个区域上涂敷未固化的环氧树脂，并使其固化而形成。之后，在密封树脂层4的规定位置形成柱7之后，在该柱7上形成金属球5。柱7可以通过在密封树脂层4上贯通形成孔之后，利用电镀以掩埋其孔内的方式供给金属材料而形成。之后，如图2(d)所示，如果使用未图示的切割刀片，沿着切割线L切断(切割)密封树脂层4和晶片W，则能够获得图1所示的半导体装置。图3是表示本发明第二实施方式的半导体装置的结构的截面图。在该图3中，对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表示。在图3所示的半导体装置中，在半导体芯片1上未形成槽12。另外，钝化膜11的侧面和应力缓和层2的侧面形成为同一面。在这种结构的半导体装置的制造工序中，例如图4(a)所示，准备被钝化膜11覆盖的晶片W，在该钝化膜11上依次形成应力缓和层2以及再布线3之后，如图4(b)所示，将应力缓和层2作为掩模，蚀刻除去钝化膜11从应力缓和层2露出的部分。即，在沿着切割线 L的规定宽度的区域，钝化膜11从隔着切割线L而邻接的各半导体芯片1上的应力缓和层 2之间露出，通过将应力缓和层2作为掩模的蚀刻来除去该切割线L上的钝化膜11。
8
该将应力缓和层2作为掩模的钝化膜11的蚀刻，可通过使用不溶解应力缓和层2 而溶解钝化膜11之类的蚀刻液而实现。例如，在钝化膜11由氧化硅形成时，可通过采用硝酸作为蚀刻液，来实现将应力缓和层2作为掩模的钝化膜11的蚀刻。另外，并不限于这种湿蚀刻，也可以通过RIE (反应性离子蚀刻)等干蚀刻，来除去钝化膜11从应力缓和层2露出的部分。如图4(c)所示，钝化膜11的蚀刻除去后，在晶片W的表面整个区域上形成密封树脂层4，进而形成柱7以及金属球5之后，如图4 (d)所示，采用未图示的切割刀片，沿着切割线L切断(切割)密封树脂层4和晶片W，由此能够获得图3所示的半导体装置。图5是用于说明本发明第三实施方式的半导体装置的结构的截面图。在该图5中， 对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表示。在图5所示的半导体装置中，半导体芯片1在半导体芯片1的表面上形成的电极焊盘6 (内部布线)和构成半导体芯片1的基体的半导体基板之间，例如具备氧化硅或氮化硅所形成的层间膜9。而且，槽12深入到层间膜9的下方(半导体基板侧)而形成，通过密封树脂层4进入该槽12内，而由密封树脂层4被覆钝化膜11以及层间膜9的各侧面。根据该结构，能够防止对该半导体装置的侧面施加的应力所造成的钝化膜11以及层间膜9的剥离或破裂。图6是用于说明本发明第四实施方式的半导体装置的结构的截面图。在该图6中， 对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表示。在图6所示的半导体装置中，叠层在钝化膜11上的应力缓和层2从钝化膜11的表面蔓延到侧面，完全掩埋在半导体芯片1的最表面的周缘部上形成的槽12。而且，密封树脂层4形成为完全覆盖应力缓和层2的表面。根据该结构，钝化膜11的侧面由应力缓和层2被覆，不会在该半导体装置的侧面
露出。因此，能够防止对该半导体装置的侧面施加的应力所造成的钝化膜11的剥离或破 m农。在此基础上，在半导体芯片1的最表面的周缘部形成有槽12，应力缓和层2进入该槽12，所以在该应力缓和层2的进入槽12的部分，也能够吸收对该半导体装置的侧面施加的应力，能够更加可靠地防止钝化膜11的剥离或破裂。图7是按照工序顺序表示图6所示的半导体装置的制造工序的截面图。在图6所示的半导体装置的制造工序中，首先，准备制作有多个半导体芯片1且其表面整个区域被钝化膜11覆盖的晶片W。然后，如图7(a)所示，在钝化膜11上形成用于使电极焊盘6露出的焊盘开口 113之后，沿着切割线L形成从钝化膜11的表面凹状陷入到钝化膜11的下方的规定宽度的凹部120。如图7(b)所示，在该凹部120的形成后，在钝化膜11上形成具有贯通孔21的应力缓和层2。该应力缓和层2不在设定于各半导体芯片1之间的切割线L上的区域、比凹部 120宽度狭窄的区域上形成。因此，在隔着切割线L而邻接的各半导体芯片1上的应力缓和层2之间产生间隔，在切割线L上，在该应力缓和层2之间，半导体芯片1 (晶片W)露出。继而，如图7(c)所示，在形成了再布线3以及密封树脂层4之后，在该密封树脂层 4的规定位置形成柱7。进而，在该柱7上形成金属球5。然后，如图7(d)所示，如果采用具有与凹部120内未形成应力缓和层2的部分的宽度大致相同厚度(宽度)的切割刀片(未图示)，沿着切割线L切断(切割)密封树脂层 4和晶片W，则能够获得图6所示的半导体装置。图8是用于说明本发明第五实施方式的半导体装置的结构的截面图。在该图8中， 对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表示。在图8所示的半导体装置中，叠层在钝化膜11上的应力缓和层2从钝化膜11的表面蔓延到侧面，并进入半导体芯片1的最表面的周缘部上形成的槽12。另外，叠层在该应力缓和层2上的密封树脂层4从应力缓和层2的表面蔓延到侧面，并从应力缓和层2的外侧被覆钝化膜11的表面以及侧面。而且，在半导体芯片1的最表面的周缘部上形成的槽 12被应力缓和层2以及密封树脂层4完全掩埋。根据该结构，由于钝化膜11的侧面被应力缓和层2被覆，进而从其外侧被密封树脂层4被覆，所以能够更加可靠地防止钝化膜11的剥离或破裂。再有，在依次进行了所述的图7(a) (c)的各工序之后，在图7 (d)所示的工序中，采用具有比凹部120内未形成应力缓和层2的部分的宽度小的厚度(宽度)的切割刀片(未图示)，沿着切割线L切断(切割)密封树脂层4和晶片W，由此能够获得图8所示的半导体装置。图9是用于说明本发明第六实施方式的半导体装置的结构的截面图。在该图9中， 对于与所述的图5所示的各部分对应的部分，标注与图5的情况相同的参照符号来表示。在图9所示的半导体装置中，半导体芯片1在半导体芯片1的表面上形成的电极焊盘6 (内部布线)和构成半导体芯片1的基体的半导体基板之间，例如具备氧化硅或氮化硅所形成的层间膜9。而且，槽12深入到层间膜9的下方(半导体基板侧)而形成，通过应力缓和层2以及密封树脂层4进入该槽12内，而由应力缓和层2以及密封树脂层4被覆钝化膜11以及层间膜9的各侧面。根据该结构，能够防止对该半导体装置的侧面施加的应力所造成的钝化膜11以及层间膜9的剥离或破裂。再有，在该图9所示的结构中，设定成由应力缓和层2以及密封树脂层4被覆钝化膜11以及层间膜9的各侧面，但也可仅使应力缓和层2进入槽12，仅由应力缓和层2被覆钝化膜11以及层间膜9的各侧面。图10是用于说明本发明第七实施方式的半导体装置的结构的截面图。在该图10 中，对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表
7J\ ο该半导体装置是应用了 WL-CSP技术的半导体装置，其包括最表层部具有钝化膜 (表面保护膜)11的半导体芯片1、叠层在钝化膜11上的应力缓和层2、形成在该应力缓和层2上的再布线3、叠层在该再布线3上的密封树脂层4、配置在该密封树脂层4上的金属球5。半导体芯片1形成为平面观察下大致矩形状。在该半导体芯片1的表面的周缘部形成有环状的槽12 (钝化非存在部)，该槽12在俯视其表面的平面观察下包围元件形成区域(在构成半导体芯片1的基体的半导体基板上形成有功能元件的区域)A的周围而形成。 该槽12从钝化膜11的表面凹状陷入，且深入到钝化膜11的构成半导体芯片1的基体的半导体基板侧。由此，钝化膜11隔着槽12分割为完全覆盖在元件形成区域(形成有功能元件的区域)A上的中央侧部分111 ；与该中央侧部分111的周缘保持规定间隔且包围中央侧部分111的周围的周缘侧部分112。另外，钝化膜11由氧化硅或氮化硅形成。在该钝化膜11上形成有用于使半导体芯片1的表面上形成的铝等金属所构成的内部布线的一部分作为电极焊盘6而露出的焊盘开口 113。应力缓和层2为了在对该半导体装置施加应力时吸收并缓和该应力而设置。该应力缓和层2例如由聚酰亚胺形成，且形成为俯视其表面时比钝化膜11的中央侧部分111稍小的矩形状。在该应力缓和层2上，在与电极焊盘6对置的位置贯通形成有贯通孔21。再布线3例如采用铜等金属材料形成。该再布线3经由贯通孔21与电极焊盘6 连接。另外，再布线3沿着应力缓和层2的表面延伸到隔着密封树脂层4与金属球5对置的位置。密封树脂层4例如由环氧树脂形成，密封了半导体芯片1的表面侧。该密封树脂层4覆盖钝化膜11的中央侧部分111、应力缓和层2以及再布线3的表面，进而从它们的表面蔓延到侧面，完全掩埋半导体芯片1的槽12。另外，密封树脂层4的表面形成为平坦面， 并且其侧面与半导体芯片1的侧面形成为同一面。由此，该半导体装置具有平面观察下的尺寸与半导体芯片1的尺寸相等的大致长方体形状。另外，在密封树脂层4上，在再布线3和金属球5之间，例如贯通设有由铜等金属构成的扁平的圆柱状的柱7，通过该柱7连接再布线3和金属球5。金属球5是用于与未图示的布线基板等连接(外部连接)的外部连接端子，例如采用焊料等金属材料而形成为球状。根据如上所述的结构，钝化膜11具有完全覆盖在元件形成区域A上的中央侧部分 111 ；与该中央侧部分111的周缘保持规定间隔且包围中央侧部分111的周围的周缘侧部分 112。换而言之，在半导体芯片1的最表层部形成有环状的槽12，该槽12在俯视半导体芯片 1的表面的平面观察下包围元件形成区域A的周围，钝化膜11隔着该槽12分割为内侧的中央侧部分111和外侧的周缘侧部分112。因此，即使在半导体装置的侧面发生钝化膜11的剥离或破裂，也能够使该剥离或破裂仅停留于钝化膜11的周缘侧部分112。其结果，能够防止钝化膜11的中央侧部分111的剥离或破裂，从而能够防止该剥离或破裂所引起的功能元件的动作不良的产生。另外，钝化膜11的中央侧部分111的侧面被进入到该中央侧部分111和周缘侧部分112之间的槽12中的密封树脂层4覆盖。因此，能够由密封树脂层4保护钝化膜11的中央侧部分111的侧面，从而能够更加可靠地防止中央侧部分111的剥离或破裂。图11是按照工序顺序表示图10所示的半导体装置的制造工序的截面图。首先， 准备制作有多个半导体芯片ι且其最表层部具有钝化膜11的晶片W。然后，如图11(a)所示，在钝化膜11上形成用于使电极焊盘6露出的焊盘开口 113之后，在该钝化膜11上依次形成应力缓和层2以及再布线3。再有，应力缓和层2不在设定于各半导体芯片1之间的切割线L上形成。因此，在隔着切割线L而邻接的各半导体芯片1上的应力缓和层2之间产生规定宽度的间隔，在切割线L上，在该应力缓和层2之间露出钝化膜11。接着，如图11(b)所示，通过在切割线L的两侧形成槽12，由此从与切割线L保持规定间隔且沿着切割线L延伸的带状区域除去钝化膜11。槽12例如可以使用刀片(未图示)，从钝化膜11的表面侧通过半切割的方法而形成，也可以通过激光加工而形成。采用刀片的情况下，通过该刀片的厚度以及切割量(切入量)，能够控制槽12的宽度以及深度。然后，如图11(c)所示，在晶片W的表面整个区域上形成密封树脂层4。该密封树脂层4可以通过在晶片W的表面整个区域上涂敷未固化的环氧树脂，并使其固化而形成。此时，如果未固化的环氧树脂流入槽12内，且该环氧树脂固化，则能够获得密封树脂层4进入了半导体芯片1的槽12中的结构。之后，在密封树脂层4的规定位置形成柱7之后，在该柱7上形成金属球5。柱7可以通过在密封树脂层4上贯通形成孔之后，利用电镀以掩埋其孔内的方式供给金属材料而形成。然后，如图11 (d)所示，如果使用切割刀片(未图示)，沿着切割线L切断(切割) 密封树脂层4和晶片W，则能够获得图10所示的半导体装置。图12是用于说明本发明第八实施方式的半导体装置的结构的截面图。在该图12 中，对于与所述的图10所示的各部分对应的部分，标注与图10的情况相同的参照符号来表
7J\ O在图12所示的半导体装置中，叠层在钝化膜11上的应力缓和层2进入了钝化膜 11的中央侧部分111和周缘侧部分112之间的槽12中。而且，密封树脂层4蔓延到应力缓和层2的侧面，覆盖该应力缓和层2的侧面。根据这种结构，与图10所示的半导体装置同样，钝化膜11隔着槽12分割为内侧的中央侧部分111和外侧的周缘侧部分112，所以即使在半导体装置的侧面发生钝化膜11 的剥离或破裂，也能够使该剥离或破裂仅停留在钝化膜11的周缘侧部分112。其结果，能够防止钝化膜11的中央侧部分111的剥离或破裂，从而能够防止该剥离或破裂所引起的功能元件的动作不良的产生。另外，应力缓和层2进入了钝化膜11的中央侧部分111和周缘侧部分112之间的槽12中，并且由该应力缓和层2覆盖中央侧部分111的侧面。因此，能够由应力缓和层2 保护钝化膜11的中央侧部分111的侧面。在此基础上，即使在钝化膜11的中央侧部分111 和周缘侧部分112之间，也能够由进入了二者之间的应力缓和层2吸收施加于该半导体装置的应力。其结果，能够更加可靠地防止钝化膜11的中央侧部分111的剥离或破裂。进而，通过使密封树脂层4蔓延到应力缓和层2的侧面，而由密封树脂层4覆盖应力缓和层2的侧面，所以能够将应力缓和层2与外部气体遮断，从而能够防止外部气体所含有的水分等所造成的应力缓和层2的劣化。图13是按照工序顺序表示图12所示的半导体装置的制造工序的截面图。在图13 所示的半导体装置的制造工序中，首先，准备制作有多个半导体芯片1且其最表层部具有钝化膜11的晶片W。然后，如图13(a)所示，在钝化膜11上形成用于使电极焊盘6露出的焊盘开口 113之后，通过在切割线L的两侧形成槽12，而从与切割线L保持规定间隔且沿着切割线L延伸的带状区域除去钝化膜11。如图13(b)所示，在槽12的形成后，在钝化膜11上形成具有贯通孔21的应力缓和层2。该应力缓和层2可以通过在除切割线L上的规定宽度的区域之外的晶片W的表面整个区域上涂敷液状(未固化)的聚酰亚胺，并使其固化而形成。此时，如果液状的聚酰亚胺流入槽12内，且该环氧树脂固化，则能够获得应力缓和层2进入了半导体芯片1的槽12
12中的结构。接着，如图13(c)所示，在形成再布线3以及密封树脂层4之后，在该密封树脂层 4的规定位置形成柱7。进而，在该柱7上形成金属球5。然后，如图13 (d)所示，如果使用切割刀片(未图示)，沿着切割线L切断(切割) 密封树脂层4和晶片W，则能够获得图12所示的半导体装置。再有，在图10所示的结构中，槽12深入到钝化膜11的半导体基板侧而形成，由此，从沿着切割线L延伸的带状区域除去钝化膜11。然而，槽12只要形成为能够从该带状区域至少除去钝化膜11的深度即可，如图14所示，也可以形成为与钝化膜11的膜厚相同的深度。这种深度的槽12，可通过调节采用了刀片的半切割的切割量或激光束的照射强度以及照射时间而形成，并可通过仅对钝化膜11进行蚀刻(湿蚀刻或干蚀刻)而更加可靠地形成。但是，当在钝化膜11的下方(半导体基板侧)具有层间膜时，槽12优选形成为能够从沿着切割线L延伸的带状区域除去该层间膜的深度。例如，如图15所示，在构成半导体芯片1的基体的半导体基板10上，从半导体基板侧依次叠层第一布线层81、第一层间膜91、第二布线层82、第二层间膜92以及钝化膜 11，经由形成在第一层间膜91上的通孔83，使得第一布线层81和第二布线层82电连接，经由形成在第二层间膜92上的通孔84，使得第二布线层82和电极焊盘6电连接，在如此的多层布线结构的半导体装置的情况下，槽12优选形成为从钝化膜11的表面到第一层间膜的下表面的厚度以上的深度。该情况下，在槽12的作用下，不仅钝化膜11，第一层间膜91也被分割为中央侧部分911和其外侧的周缘侧部分912，另外，第二层间膜92也被分割为中央侧部分921和其外侧的周缘侧部分922。因此，即使在半导体装置的侧面产生钝化膜11、 第一层间膜91及/或第二层间膜92的剥离或破裂，也能够使该剥离或破裂仅停留在钝化膜11的周缘侧部分112、第一层间膜91的周缘侧部分912及/或第二层间膜92的周缘侧部分922。其结果，能够防止钝化膜11的中央侧部分111、第一层间膜91的中央侧部分911 以及第二层间膜92的中央侧部分921的剥离或破裂，从而能够防止该剥离或破裂所引起的功能元件的动作不良的产生。图16是表示本发明第九实施方式的半导体装置的结构的截面图。在该图16中， 对于与所述的图1所示的各部分对应的部分，标注与图1的情况相同的参照符号来表示。该半导体装置是应用了 WL-CSP技术的半导体装置，其包括在最表面上具有钝化膜(表面保护膜)11的半导体芯片1、叠层在钝化膜11上的应力缓和层2、形成在该应力缓和层2上的再布线3、叠层在该再布线3上的密封树脂层4、配置在该密封树脂层4上的金属球5。半导体芯片1例如在由硅构成的半导体基板10和钝化膜11之间具备布线层8以及层间膜9。布线层8图案形成在半导体基板10上，层间膜9形成在布线层8上，并被覆布
线层8。另外，半导体芯片1形成为平面观察下大致矩形状，在其表面Ia的周缘部具有槽 12。槽12形成为越向半导体芯片1的背面Ib侧宽度越窄的截面三角形状。另外，槽12深入到层间膜9的下方(半导体基板10侧)而形成。由此，钝化膜11以及层间膜9的各侧面在槽12内露出。
钝化膜11由氧化硅或氮化硅形成，被覆除槽12之外的层间膜9的表面整个区域而形成。在该钝化膜11上，形成有使半导体芯片1的表面上形成的铝等金属所构成的内部布线的一部分作为电极焊盘6而露出的焊盘开口 113。而且，电极焊盘6通过贯通层间膜9 而设置的通孔85与布线层8电连接。应力缓和层2例如由聚酰亚胺形成，为了在对该半导体装置施加应力时吸收并缓和该应力而设置。在该应力缓和层2上，在与电极焊盘6对置的位置贯通形成有贯通孔21。再布线3例如采用铜等金属材料形成。该再布线3经由贯通孔21与电极焊盘6 连接。另外，再布线3沿着应力缓和层2的表面延伸到隔着密封树脂层4与金属球5对置的位置。密封树脂层4例如由环氧树脂形成，密封了半导体芯片1的表面Ia侧。该密封树脂层4覆盖应力缓和层2以及再布线3的表面，进而从它们的表面蔓延到槽12，完全掩埋半导体芯片1的槽12。由此，钝化膜11以及层间膜9的各侧面被密封树脂层4的进入槽12 的部分被覆。另外，密封树脂层4的表面形成为平坦面，并且其侧面与半导体芯片1的侧面 Ic形成为同一面。由此，该半导体装置具有平面观察下的尺寸与半导体芯片1的尺寸相等的大致长方体形状。另外，在密封树脂层4上，在再布线3和金属球5之间，例如贯通设有由铜等金属构成的扁平的圆柱状的柱7，通过该柱7连接再布线3和金属球5。金属球5是用于与未图示的布线基板等连接(外部连接)的外部连接端子，例如采用焊料等金属材料而形成为球状。图17是用于说明图16所示的半导体装置的槽12的尺寸的放大图。槽12的包括半导体芯片1的表面Ia的平面内的宽度WT形成在比5μπι大且比50μπι小的范围内。另外，槽12的与包括半导体芯片1的表面Ia的平面正交的方向的深度DT形成在比3 μ m大且比50 μ m小的范围内。例如，在半导体芯片1的表面Ia和背面Ib之间的厚度为490 μ m的情况下，槽12 的最深部12p和半导体芯片1的背面Ib之间的厚度形成在比440 μ m大且比487 μ m小的范围内。另外，在半导体芯片1的表面Ia和背面Ib之间的厚度为330μπι的情况下，槽12 的最深部12ρ和半导体芯片1的背面Ib之间的厚度形成在比280 μ m大且比327 μ m小的范围内。如上所述，根据本实施方式，在半导体芯片1的表面Ia的周缘部，在其整个外周形成有槽12，密封树脂层4进入了槽12。由此，半导体芯片1的表层部的侧面Ic被进入了槽 12中的密封树脂层4覆盖。因此，能够防止半导体芯片1的表层部所含有的钝化膜11和其下层的层间膜9的剥离或破裂。另夕卜，由于槽12的包括半导体芯片1的表面Ia的平面内的宽度WT比5μπι大，所以能够确保进入了该槽12中的密封树脂层4和构成半导体芯片1的基体的半导体基板10 的良好的密接性。因此，能够防止密封树脂层4从半导体基板10剥离。另外，由于槽12的包括半导体芯片1的表面Ia的平面内的宽度WT比50 μ m小，所以不会到达半导体芯片1 上的制作有功能元件的区域，从而不会损伤半导体芯片1上的功能元件。进而，由于槽12的与包括半导体芯片1的表面Ia的平面正交的方向的深度DT比 3μπι大，所以能够至少保护在半导体芯片1的最表面形成的钝化膜11。另外，由于与包括半导体芯片1的表面Ia的平面正交的方向的深度DT比50 μ m小，所以能够确保半导体芯片1(半导体基板10)的强度。例如，为了半导体装置的薄型化，在其制造过程中，半导体芯片1 (半导体基板10)的背面Ib被磨床磨削，但如果槽12过深，则磨床按压在半导体芯片1 的背面Ib时，有可能在半导体芯片1的背面Ib和槽12之间产生裂纹。在该结构中，由于槽12的深度比50 μ m小，所以能够确保半导体芯片1具有可防止产生这种裂纹的强度。图18是按照工序顺序表示图16所示的半导体装置的制造工序的截面图。在图16 所示的半导体装置的制造工序中，准备最表面被钝化膜11覆盖的晶片W。在钝化膜11的下方形成有布线层8、层间膜9以及通孔85。如图18(a)所示，首先，在钝化膜11上形成用于使电极焊盘6露出的焊盘开口 113。接着，在该钝化膜11上依次形成应力缓和层2以及再布线3。进而，在再布线3上的规定位置(金属球5的形成位置)例如通过电镀形成柱7。再有，应力缓和层2不在设定于各半导体芯片1之间的切割线L上形成。因此，在隔着切割线L而邻接的各半导体芯片1上的应力缓和层2之间产生规定宽度的间隔，在切割线L上，在该应力缓和层2之间露出钝化膜11。接着，如图18(b)所示，沿着切割线L形成从应力缓和层2的表面凹陷到层间膜 9的下方的凹部120。该凹部120具有朝向半导体芯片1的背面Ib前端变细的倒梯形状。 凹部120例如可使用形成为周面的截面形状与凹部120的形状对应的梯形状的刀片(未图示)，通过半切割的方法而形成，也可以通过激光加工而形成。然后，如图18(c)所示，在晶片W的表面整个区域上形成密封树脂层4。该密封树脂层4可以通过在晶片W的表面整个区域上涂敷未固化的环氧树脂，并使其固化后，对其表面进行磨削直到柱7露出而形成。之后，如果在各柱7上形成金属球5之后，如图18 (d)所示，使用未图示的切割刀片，沿着切割线L切断(切割)密封树脂层4和晶片W，则能够获得图16所示的半导体装置。尽管对本发明的实施方式进行了详细说明，但这只不过是为了明确本发明的技术内容而使用的具体例，本发明不应该限定于这些具体例来解释，本发明的宗旨以及范围只由权利要求来限定。例如，也可以利用图2所示的制造方法，制造不具有槽12的结构的半导体装置。 即，在图2(b)所示的工序中，只要调节采用了刀片的半切割的切割量或激光束的照射强度以及照射时间，只除去钝化膜11，即可获得不具有槽12且钝化膜11的侧面被密封树脂层4 被覆的结构的半导体装置。另外，本发明除了能够适用于应用了 WL-CSP技术的半导体装置以外，还能够适用于使半导体芯片的表面与安装基板对置，在半导体芯片的背面露出的状态下进行安装(裸芯片安装)的半导体装置。本申请对应于2004年11月16日向日本国专利局提出的特愿2004-332175号、 2005年1月14日向日本国专利局提出的特愿2005-7983号、2005年6月观日向日本国专利局提出的特愿2005-188732号以及2005年8月2日向日本国专利局提出的特愿 2005-224421号，将这些申请的全部公开内容引用并组合于此。
权利要求
1.一种半导体装置，其特征在于，包括 具有钝化膜的半导体芯片；和设在所述钝化膜上的用于吸收并缓和从外部施加的应力的应力缓和层， 所述应力缓和层蔓延到所述钝化膜的侧面，且被覆该侧面。
2.根据权利要求1所述的半导体装置，其特征在于， 在所述半导体芯片上，在其表面的周缘部形成有阶梯， 所述应力缓和层进入所述阶梯。
3.根据权利要求1或2所述的半导体装置，其特征在于，还包括层间膜，其介于所述钝化膜和形成所述半导体芯片的基体的半导体基板之间， 所述应力缓和层蔓延到所述钝化膜以及所述层间膜的各侧面，且被覆所述钝化膜以及所述层间膜的各侧面。
4.根据权利要求1 3中任一项所述的半导体装置，其特征在于，还包括密封树脂层，其设在所述应力缓和层上，用于密封所述半导体芯片的表面侧， 所述密封树脂层从所述应力缓和层的外侧被覆所述钝化膜的表面及侧面。
5.根据权利要求1或2所述的半导体装置，其特征在于，还包括密封树脂层，其设在所述应力缓和层上，用于密封所述半导体芯片的表面侧， 所述密封树脂层的侧面与所述应力缓和层的侧面大致形成为同一面。
6.根据权利要求1所述的半导体装置，其特征在于， 在所述半导体芯片上，在其表面的周缘部形成有槽， 所述应力缓和层进入所述槽。
7.根据权利要求6所述的半导体装置，其特征在于，还包括密封树脂层，其设在所述应力缓和层上，用于密封所述半导体芯片的表面侧， 所述密封树脂层从所述应力缓和层的外侧被覆所述应力缓和层的表面及侧面。
8.根据权利要求1 7中任一项所述的半导体装置，其特征在于， 为WL-CSP的半导体装置。
9.一种半导体装置的制造方法，其特征在于，包括准备制作有多个半导体芯片且其表面被钝化膜被覆的半导体晶片的工序； 沿着所述半导体晶片上设定的切割线，形成从所述钝化膜的表面凹状陷入到所述半导体晶片的厚度方向中途的凹部的工序；在所述凹部形成后，以在隔着所述切割线而邻接的各半导体芯片上的部分上产生间隔的方式，在所述钝化膜上形成应力缓和层的工序；在所述应力缓和层形成后，在所述半导体晶片上形成密封树脂层的密封树脂层形成工序；在该密封树脂层形成工序后，在所述凹部内以与未形成所述应力缓和层的部分大致相同的宽度沿着切割线切断所述半导体晶片而切断分离为半导体芯片的各片的切割工序。
10.一种半导体装置的制造方法，其特征在于，包括准备制作有多个半导体芯片且其表面被钝化膜被覆的半导体晶片的工序； 通过在所述半导体晶片上设定的切割线的两侧形成槽，而从与所述切割线保持间隔且沿着该切割线延伸的带状区域除去所述钝化膜的工序；以完全掩埋所述槽的方式，在所述钝化膜上形成应力缓和层的工序； 在所述应力缓和层形成后，在所述半导体晶片上形成密封树脂层的密封树脂层形成工序；在该密封树脂层形成工序后，沿着切割线切断所述半导体晶片而切断分离为半导体芯片的各片的切割工序。
全文摘要
本发明的半导体装置具备具有钝化膜的半导体芯片；设在所述钝化膜上且用于密封所述半导体芯片的表面侧的密封树脂层。所述密封树脂层蔓延到所述钝化膜的侧面，且被覆该侧面。
文档编号H01L23/31GK102306635SQ201110266920
公开日2012年1月4日 申请日期2005年11月16日 优先权日2004年11月16日
发明者宫田修, 樋口晋吾, 葛西正树 申请人:罗姆股份有限公司