专利名称：半导体器件及其制作方法
技术领域：
本发明涉及集成电路制造领域，特别涉及一种半导体器件及其制作方法。
背景技术：
随着半导体芯片的集成度不断提高，晶体管的特征尺寸随之不断缩小。当进入到 130纳米技术节点之后，受到铝的高电阻特性的限制，铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现，铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而获得，现在广泛采用的铜互连线的制作方法是称作大马士革工艺的镶嵌技术。该大马士革工艺包括只制作金属导线的单大马士革工艺和同时制作通孔(也称接触孔)和金属导线的双大马士革工艺。具体的说，单大马士革结构(也称单镶嵌结构)仅是把单层金属导线的制作方式由传统的方式(金属刻蚀+介质层填充)改为镶嵌方式(介质层刻蚀+金属填充)，而双镶嵌结构则是将通孔以及金属导线结合在一起，如此只需一道金属填充步骤。制作双镶嵌结构的常用方法一般有以下几种全通孔优先法(Full VIA First)、 半通孔优先法(Partial VIA First)、金属导线优先法(Full Trench First)以及自对准法 (Self-alignment method)。如图1所示，现有的一种金属导线制作工艺包括如下步骤首先，在半导体衬底 100上首先沉积介质层110 ；然后通过光刻和刻蚀工艺在介质层110中形成金属导线槽； 随后沉积金属层，所述金属层填充到金属导线槽内并且在所述介质层110表面也沉积了金属；接着，进行化学机械研磨(CMP)工艺去除所述介质层110上的金属，从而在所述金属导线槽内制成了金属导线140。如上所述，在大马士革工艺中需要利用化学机械研磨工艺，以最终形成镶嵌在介质层110中的金属导线140。然而，因为金属和介质层材料的移除率一般不相同，因此对研磨的选择性会导致不期望的凹陷(dishing)和侵蚀(erosion)现象。凹陷时常发生在金属减退至邻近介质层的平面以下或超出邻近介质层的平面以上，侵蚀则是介质层的局部过薄。凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此，为了达到均勻的研磨效果， 要求半导体衬底上的金属图形密度尽可能均勻，而产品设计的金属图形密度常常不能满足化学机械研磨均勻度要求。目前，解决的方法是在版图的空白区域填充冗余金属线图案来使版图的图形密度均勻化，从而在介质层110中形成金属导线140的同时还形成冗余金属线(dummy metal) 150，如图2所示。但是，冗余金属线虽然提高了图形密度的均勻度，但是却不可避免地引入了额外的金属层内和金属层间的耦合电容。为了减少额外的耦合电容带给器件的负面影响，在设计冗余金属时要尽可能减少冗余金属的填充数量，并且使主图形(金属导线图形)与冗余金属间距尽可能大。然而主图形与冗余金属的间距过大又会导致局部区域的图形密度不均勻，影响化学机械研磨工艺的局部区域平坦度。在给定线宽条件下，各种线条图形的焦深(DOF)工艺窗口有下列关系 密集线条>半密集线条>孤立线条。利用这个关系，在半密集线条和孤立线条旁增加辅助图形可以扩大半密集线条和孤立线条的工艺窗口。即，辅助图形可以扩大半密集线条和孤立线条的光刻工艺窗口，改善金属的化学机械研磨的局部区域平坦度，但是也会导致较大的金属层内和金属层间的耦合电容。
发明内容
本发明提供一种半导体器件及其制作方法，以有效地扩大光刻工艺窗口并且减少冗余金属线填充引入的金属层内和金属层间的耦合电容。为解决上述技术问题，本发明提供一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层；减薄所述非冗余金属区上的介质层；刻蚀所述介质层以形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。本发明还提供另一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层和硬掩膜层；去除所述冗余金属区和非冗余金属区上的硬掩膜层；减薄所述非冗余金属区和冗余金属区上的介质层，使所述冗余金属区上剩余的介质层厚度大于所述非冗余金属区上剩余的介质层厚度；刻蚀所述介质层以同时形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述辅助图形冗余金属槽的深度小于所述冗余金属槽的深度，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面， 以形成冗余金属线、辅助图形冗余金属线和金属导线，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度，所述冗余金属线的高度小于所述金属导线的高度。本发明还提供另一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层；减薄所述非冗余金属区上的介质层；刻蚀所述非冗余金属区上的介质层形成通孔；刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于金属导线的高度。本发明还提供另一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上依次形成介质层和硬掩膜层；去除所述冗余金属区和非冗余金属区上的硬掩膜层；减薄所述非冗余金属区和冗余金属区上的介质层，所述冗余金属区上剩余的介质层厚度大于所述非冗余金属区上剩余的介质层厚度；刻蚀所述非冗余金属区上的介质层形成通孔；刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述辅助图形冗余金属槽的深度小于所述冗余金属槽的深度，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、 辅助图形冗余金属线和金属导线，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度，所述冗余金属线的高度小于所述金属导线的高度。本发明还提供另一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层；减薄所述非冗余金属区上的介质层；在所述介质层上形成自对准硬掩膜层；刻蚀所述自对准硬掩膜层形成硬掩膜金属导线槽并去除所述冗余金属区和辅助图形冗余金属区上的自对准硬掩膜层；刻蚀所述非冗余金属区上的介质层以在所述硬掩膜金属导线槽的位置形成通孔；刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的尚度。根据本发明的另一面，还提供一种半导体器件，包括半导体衬底；形成于所述半导体衬底上的介质层；以及形成于所述介质层中的冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。可选的，在所述的半导体器件中，所述辅助图形冗余金属线的高度等于所述冗余金属线的高度。可选的，在所述的半导体器件中，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度。本发明使冗余金属槽和辅助图形冗余金属槽的深度小于金属导线槽的深度，因此最终形成的冗余金属线和辅助图形冗余金属线的高度小于金属导线的高度，与现有技术相比减小了冗余金属线和辅助图形冗余金属线的厚度(高度)，可有效地扩大光刻工艺窗口并且减少冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。 进一步地，本发明使冗余金属槽的深度小于辅助图形冗余金属槽的深度，从而使形成的冗余金属线的高度小于辅助图形冗余金属线的高度，进一步减少辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。
图1为现有的一种半导体器件的结构示意图；图2为现有的另一种半导体器件的结构示意图；图3A 3F为本发明实施例一的半导体器件制作方法中各步骤对应的器件的剖面结构示意图；图4A 4G为本发明实施例二的半导体器件制作方法中各步骤对应的器件的剖面结构示意图；图5A 5G为本发明实施例三的半导体器件制作方法中各步骤对应的器件的剖面结构示意图6A 6H为本发明实施例四的半导体器件制作方法中各步骤对应的器件的剖面结构示意图。图7A 71为本发明实施例五的半导体器件制作方法中各步骤对应的器件的剖面结构示意图。
具体实施例方式在背景技术中已经提及，冗余金属线和辅助图形冗余金属线虽然提高了图形密度的均勻度，但是却引入了额外的金属层内和金属层间的耦合电容，电容可由下列公式计算
权利要求
1.一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层； 减薄所述非冗余金属区上的介质层；刻蚀所述介质层以形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层； 进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。
2.如权利要求1所述的半导体器件制作方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括在所述半导体衬底上形成刻蚀停止层。
3.一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层和硬掩膜层； 去除所述冗余金属区和非冗余金属区上的硬掩膜层；减薄所述非冗余金属区和冗余金属区上的介质层，使所述冗余金属区上剩余的介质层厚度大于所述非冗余金属区上剩余的介质层厚度；刻蚀所述介质层以同时形成冗余金属槽、辅助图形冗余金属槽和金属导线槽，所述辅助图形冗余金属槽的深度小于所述冗余金属槽的深度，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层； 进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度，所述冗余金属线的高度小于所述金属导线的高度。
4.如权利要求3所述的半导体器件制作方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括在所述半导体衬底上形成刻蚀停止层。
5.一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层； 减薄所述非冗余金属区上的介质层； 刻蚀所述非冗余金属区上的介质层形成通孔；刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层；进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。
6.如权利要求5所述的半导体器件制作方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括在所述半导体衬底上形成刻蚀停止层。
7.一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上依次形成介质层和硬掩膜层； 去除所述冗余金属区和非冗余金属区上的硬掩膜层；减薄所述非冗余金属区和冗余金属区上的介质层，所述冗余金属区上剩余的介质层厚度大于所述非冗余金属区上剩余的介质层厚度； 刻蚀所述非冗余金属区上的介质层形成通孔；刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述辅助图形冗余金属槽的深度小于所述冗余金属槽的深度，所述冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层； 进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度，所述冗余金属线的高度小于所述金属导线的高度。
8.如权利要求7所述的半导体器件制作方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括在所述半导体衬底上形成刻蚀停止层。
9.一种半导体器件制作方法，包括提供半导体衬底，所述半导体衬底包括冗余金属区、辅助图形冗余金属区和非冗余金属区；在所述半导体衬底上形成介质层； 减薄所述非冗余金属区上的介质层； 在所述介质层上形成自对准硬掩膜层；刻蚀所述自对准硬掩膜层形成硬掩膜金属导线槽并去除所述冗余金属区和辅助图形冗余金属区上的自对准硬掩膜层；刻蚀所述非冗余金属区上的介质层以在所述硬掩膜金属导线槽的位置形成通孔； 刻蚀所述介质层以形成冗余金属槽和辅助图形冗余金属槽，并在所述通孔对应位置形成金属导线槽，所述冗余金属槽和辅助图形冗余金属槽的深度小于所述金属导线槽的深度；在所述冗余金属槽、辅助图形冗余金属槽和金属导线槽内以及介质层上沉积金属层； 进行化学机械研磨工艺直至暴露出所述介质层的表面，以形成冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。
10.如权利要求9所述的半导体器件制作方法，其特征在于，在所述半导体衬底上形成介质层之前，还包括在所述半导体衬底上形成刻蚀停止层。
11.一种半导体器件，其特征在于，包括 半导体衬底；形成于所述半导体衬底上的介质层；以及形成于所述介质层中的冗余金属线、辅助图形冗余金属线和金属导线，所述冗余金属线和辅助图形冗余金属线的高度小于所述金属导线的高度。
12.如权利要求11所述的半导体器件，其特征在于，所述辅助图形冗余金属线的高度等于所述冗余金属线的高度。
13.如权利要求11所述的半导体器件，其特征在于，所述辅助图形冗余金属线的高度小于所述冗余金属线的高度。
全文摘要
本发明公开了一种半导体器件及其制作方法，使冗余金属槽和辅助图形冗余金属槽的深度小于金属导线槽的深度，因此最终形成的冗余金属线和辅助图形冗余金属线的高度小于金属导线的高度，与现有技术相比减小了冗余金属线和辅助图形冗余金属线的厚度(高度)，可有效地扩大光刻工艺窗口并且减少冗余金属线和辅助图形冗余金属线填充引入的金属层内和金属层间的耦合电容。
文档编号H01L23/485GK102324399SQ201110298520
公开日2012年1月18日 申请日期2011年9月28日 优先权日2011年9月28日
发明者毛智彪, 胡友存 申请人:上海华力微电子有限公司