专利名称：存储装置的制造方法、存储器件以及存储装置的制作方法
技术领域：
本发明涉及包括能够通过存储层的电气特性的变化来保存信息的存储器件的存储装置的制造方法、存储器件以及存储装置。
背景技术：
近年来，人们积极致力于研发ITlR型非易失性存储器，ITlR型非易失性存储器将通过施加电脉冲来记录低电阻/高电阻状态的所谓电阻变化型存储器件与晶体管阵列结
合在一起。对于电阻变化型存储器件的制造方法，在现有技术(例如，参见国际专利申请WO 2008/117371 (专利文献1)(第0072段))中，已知的方法有在每个比特中所制造的下部电极上形成存储层和上部电极，从而在下部电极与存储层之间的接触部分处形成存储器件。然而，现有技术中存在如下问题，S卩，由于存储层和上部电极相对下部电极的未对准而导致下部电极与存储层之间的接触面积的变化，由此导致难以获得一致的元件特性。 特别是在高密度存储装置的情况下，由于期望形成的下部电极的尺寸或者间隔尽可能地小，所以由未对准导致的下部电极与存储层之间接触面积的变化成为更为严重的问题。
发明内容
鉴于上述情况，期望提供能够抑制下部电极与存储层之间的接触面积变化的存储装置的制造方法、存储器件以及存储装置。本发明的实施例通过了一种存储装置的制造方法，在所述存储装置中形成有多个本发明实施例的存储器件，所述制造方法包括如下步骤(A) (D)。在第一步骤(A)中，形成下部电极材料膜，并将所述下部电极材料膜成形为在第一方向上延伸的第一线状图案。在第二步骤(B)中，在所述第一步骤之后，在所述下部电极材料膜上依次形成存储层材料膜和上部电极材料膜。在第三步骤(C)中，通过使所述上部电极材料膜和所述存储层材料膜成形为在与所述第一方向交叉的第二方向上延伸的第二线状图案，来形成所述上部电极和所述存储层。在第四步骤(D)中，在所述第三步骤之后，将所述下部电极材料膜成形为所述第二线状图案，以在所述第一线状图案与所述第二线状图案的交叉区域处形成平面形状为四边形的所述下部电极。
除诸如正方形、矩形、菱形及平行四边形等具有四个直线侧边的四边形以外，所述四边形还可包括至少一条曲线侧边。本发明的另一实施例提供了一种存储器件，所述存储器件包括下部电极，其平面形状为四边形；存储层，其设置在所述下部电极上，使得从所述四边形的两条相对边延伸出的两条线作为轮廓线，所述存储层的电阻值由于电压施加而可逆地变化，以及上部电极，其设置在所述存储层上，且与所述存储层具有相同形状。本发明的又一实施例提供了一种包括多个上述存储器件的存储装置。在本实施例的存储器件中，存储层设置在平面形状为四边形的下部电极上，使得从四边形的两条相对边延伸出的两条线作为轮廓线，上部电极设置在存储层上，并与存储层具有相同形状。因此，存储层与下部电极的整个上表面接触，从而改善了元件特性。于是， 当通过集成多个存储器件来形成存储装置时，下部电极与存储层之间接触面积的变化大大减小，从而能够获得一致的特性。在本发明实施例的制造方法中，下部电极材料膜成形为在第一方向上延伸的第一线状图案，然后在下部电极材料膜上依次形成存储层材料膜和上部电极材料膜，并且上部电极材料膜和存储层材料膜成形为在与第一方向交叉的第二方向上延伸的第二线状图案， 由此形成上部电极和存储层。然后，通过将下部电极材料膜成形为第二线状图案，使得在第一线状图案与第二线状图案的交叉区域处形成平面形状为四边形的下部电极。因此，能够大大减小存储层和上部电极相对下部电极的未对准，且能够抑制下部电极与存储层之间接触面积的变化，从而获得一致的元件特性。在本发明实施例的存储器件中，存储层设置在平面形状为四边形的下部电极上， 使得从四边形的两条相对边延伸出的两条线作为轮廓线，上部电极设置在存储层上，且与存储层具有相同的形状。因此，存储层与下部电极的整个上表面接触，从而改善了元件特性。因此，当通过集成多个存储器件来形成存储装置时，能够获得一致的元件特性。
图1是按照过程顺序表示本发明第一实施例的存储装置的制造方法的立体图；图2是表示图1的后续过程的立体图；图3是表示图2的后续过程的立体图；图4是表示图3的后续过程的立体图；图5是表示图4的后续过程的立体图；图6是表示图5的后续过程的立体图；图7是图6的平面图；图8是沿图7的VIII-VIII线的剖面图；图9A和图9B是用于说明现有制造方法中存在的问题的立体图；图IOA 图IOD是用于说明现有制造方法中存在的另一个问题的剖面图；图11用于说明现有制造方法中存在的又一个问题的剖面图；图12是表示图6的后续过程的立体图；图13A 图13D是按照过程顺序表示本发明第二实施例的存储装置的制造方法的剖面图14是图13A 图13D的平面图；以及图15是用于说明在不包括侧壁时出现的问题的剖面图。
具体实施例方式下面将参照附图详细说明本发明的实施例。将按如下顺序进行说明。1.第一实施例(下部电极的平面形状为四边形的示例)2.第二实施例(在四边形的两条相对边的同一侧面设置绝缘侧壁的示例)1.第一实施例图1-图6及图12按照过程顺序表示本发明第一实施例的存储装置的制造方法。 首先，如图ι所示，在基板10(图1中未示出，参见图7)上形成晶体管阵列11，基板10为硅晶片等。在晶体管阵列11中，第一位线IBL和字线WL形成为矩阵状态，并同时在第一位线 IBL与字线WL的交叉点处布置晶体管Tr。晶体管Tr的源极和漏极中的一者连接至每个存储器件1的下部电极20 (后面将要描述)。字线WL连接至晶体管Tr的栅极。晶体管Tr的源极和漏极中的另一者连接至第一位线1BL。存储器件1的上部电极50 (后面将要描述) 兼作第二位线2BL。为简化图1 图6及图12，通过电路符号来表示晶体管阵列11。在下文中，字线WL的延伸方向是χ方向，位线BL的延伸方向是y方向，层堆叠方向是ζ方向。接下来，如图2所示，在形成有晶体管阵列11的基板10(图2未示出，参见图7) 上形成由例如氮化钛(TiN)制成的下部电极材料膜20A，然后，下部电极材料膜20A成形为具有在第一方向(例如，χ方向)上延伸的一条或者优选多条平行的线状的第一线状图案 Px (第一过程)。能够通过半导体制造工艺中常用的光刻技术来形成具有微小宽度的线状图案(线图案)，线状图案不同于点状图案，因此能够容易形成刻蚀掩模。对于用于形成下部电极材料膜20A的材料，除了氮化钛(TiN)之外，还能够使用半导体工艺所使用的布线材料，具体地，能够使用钨(W)、氮化钨(WN)、氮化钽(TaN)等。随后，如图3所示，在下部电极材料膜20A之间的区域嵌入由氮化硅或氧化硅等制成的绝缘膜31。对于另一种形成下部电极材料膜20A的方法，还可以是在形成有晶体管阵列11的基板10(图2中未示出，参照图7)上形成绝缘膜31，并通过刻蚀绝缘膜31来形成沟槽图案，然后在沟槽图案中嵌入下部电极材料膜20A。如图4所示，在下部电极材料膜20A成形为第一线状图案I3X之后，在下部电极材料膜20A上依次形成存储层材料膜40A和上部电极材料膜50A (第二过程)。存储层材料膜40A不必是单层膜，也能够采用双层结构，例如，在该双层结构中，由氧化钆(GdOx)制成的电阻变化层材料膜41A和由CuTe类材料制成的离子源层材料膜42A从下部电极材料膜 20A的一侧起依次层叠。离子源层材料膜42A包括碲(Te)、硫(S)以及硒(Se)中的至少一种硫族元素，以作为成为阴离子的离子导电材料。离子源层材料膜42A还包括锆(Zr)和/或铜(Cu)，以作为能够成为阳离子的金属元素，此外还包括铝(Al)和/或锗(Ge)，以作为在擦除信息时形成氧化物的元素。具体地，离子源层材料膜42A具有例如大约60nm的厚度，其是由具有 ZrTeAl, ZrTeAlGe, CuZrTeAl及GeTeCuZrAl成分的CuTe类材料制成。除上述材料之外，离子源层材料膜42A还可以包括诸如硅(Si)等其它元素。
在离子源层材料膜42A与下部电极材料膜20A之间设置电阻变化层材料膜41A。电阻变化层材料膜41A是由电阻值比离子源层材料膜42A高的材料制成，电阻变化层材料膜 41A将成为电阻变化层，其作为用于稳定完成的存储器件的信息保持特性的电导壁垒。对于电阻变化层材料膜41A的形成材料，例如，能够使用包括诸如钆(Gd)等稀土元素、铝(Al)、 镁(Mg)、钽(Ta)、硅(Si)以及铜(Cu)中的至少一种元素的氧化物或者氮化物。此外，还能够使用过渡金属氧化膜、AlTe、Al2O315电阻变化层材料膜41A的厚度例如是大约lnm。上部电极材料膜50A也不必是单层膜，考虑到电阻值、膜应力、以及存储材料膜 40A的接触表面处的粘附性和化学稳定性，也能够使用各种成分的多层薄膜。如同下部电极材料膜20A，对于用于形成上部电极材料膜50A的材料，例如，也能够使用公知的半导体工艺所采用的布线材料，具体地，能够使用钨(W)。另外，如图4所示，在形成存储层材料膜40A以及上部电极材料膜50A之后，在上部电极材料膜50A上形成在垂直于第一方向的第二方向(例如，y方向)上延伸的一条或者优选多条平行的线状刻蚀掩模(抗蚀剂掩模)61。随后，如图5所示，通过使用刻蚀掩膜61，借助诸如反应离子刻蚀(Reactive Ion Etching, RIE)等干法刻蚀，使上部电极材料膜50A以及存储层材料膜40A成形为在垂直于第一方向的第二方向上延伸的一条或者优选多条平行的线状的第二线状图案Py。于是，在下部电极材料膜20A和绝缘膜31上形成相同形状的线状上部电极50和存储层40 (第三过程)。存储层40具有双层结构，例如，在该双层结构中，电阻变化层41和离子源层42从下部电极材料膜20A的一侧起依次层叠。如图6所示，在上部电极材料膜50A和存储层材料膜40A成形为第二线状图案Py 之后，利用刻蚀掩模61以及已成形为第二线状图案Py的上部电极材料膜50A和存储层材料膜40A作为掩模，通过干法刻蚀，使下部电极材料膜20A继续成形为第二线状图案Py，然后除去刻蚀掩模61。于是，如图7和图8所示，在第一线状图案与第二线状图案Py交叉的区域处形成平面形状为四边形(例如，图7中为正方形)的下部电极20 (第四过程)。 以相对存储层40和上部电极50的自对准方式形成下部电极20，从而减少了存储层40和上部电极50相对下部电极20的未对准，抑制了下部电极20与存储层40之间的接触面积的变化。从而，能够抑制由未对准引起的元件特性的变化，并能够获得一致的元件特性。根据第一线状图案和第二线状图案Py的宽度，下部电极20的平面形状除了图 7所示的正方形之外，还可以是长方形。在图7中，向下部电极20添加下倾斜线，向存储层 40和上部电极50添加上倾斜线。通过上述方式，形成了在下部电极20与上部电极50之间包括存储层40的存储器件1。每个下部电极20连接至晶体管阵列11中对应的晶体管Tr。在下部电极20上设置存储层40，使得从下部电极20的四边形的两条相对边延伸出的两条线L1、L2作为轮廓线。 在存储层40上设置与存储层40相同形状的上部电极50。因此，存储层40接触下部电极 20的整个上表面，这改善了元件特性。另一方面，如图9A所示，在现有技术中，下部电极120形成为点状图案，然后，在下部电极120上形成具有线状图案的存储层140和上部电极150。如图9B所示，由于存储层 140和上部电极150相对下部电极120的未对准而引起下部电极120与存储层140之间接触面积的变化，导致难以获得一致的特性。特别地，在形成的下部电极120的尺寸或者间隔尽可能地小以使得存储装置的密度高的情况下，由未对准引起的元件特性变化的问题变得尤为明显。另外，在现有技术中，如图IOA-图IOD所示，在绝缘膜131中设置圆形孔图案 131A，并在圆形孔图案131A中嵌入下部电极材料膜120A，然后，通过刻蚀、CMP(化学机械研磨)等方法除去该圆形孔图案以外的区域处的下部电极材料膜120A，从而形成下部电极 120。然而，当在现有方法中将下部电极材料膜120A嵌入在圆形孔图案131A中时，由于在多数情况下的未完全嵌入而产生空洞部分V，称之为空隙。因此，由于空隙V的原因而难以形成理想状态的存储器件，这导致产品缺陷。针对上述情况，在本实施例中，将下部电极材料膜20A处理成第一线状图案Px，并然后处理成垂直于第一线状图案I3X的第二线状图案Py，所以没有产生空隙V，因而能够抑制由空隙V引起的产品缺陷。在绝缘膜31的沟槽图案中嵌入下部电极材料膜20A的情况下，将诸如铜等能够通过镀覆进行沉积的材料用作下部电极材料膜20A，从而避免了空隙V 的产生。如图11所示，现有制造方法的另一个示例为如下方法在基板110的整个表面上沉积下部电极材料膜120A，在下部电极材料膜120A上形成具有点状图案的掩模161，掩模 161的平面形状为圆形，并且使用掩模161，通过刻蚀来处理下部电极材料膜120A，以由此形成点状图案的下部电极120。然而，在半导体工艺中通常使用的光刻技术难以形成具有微小尺寸的、与孔图案相当的点状图案，因此必须增大每个位的元件尺寸，这阻碍了元件的高
也/又。针对上述情况，在本实施例中，将下部电极材料膜20A处理成第一线状图案Px，并然后处理成垂直于第一线状图案I3X的第二线状图案Py。通过半导体制造工艺中通常使用的光刻技术，能够形成具有微小宽度的线状图案(线图案)，该线状图案与点状图案的情况不同，因此不必增大下部电极20的尺寸。这同样适用于在图3所示过程中将下部电极材料膜20A嵌入在绝缘膜31的沟槽图案中的情形。因此，能够减小下部电极20的尺寸或者间隔，这将有利于制造高密度器件。期望下部电极材料膜20A成形为第二线状图案Py，然后，如图12所示，在基板10 的整个表面上方形成由氮化硅或者氧化硅制成的绝缘膜32，使得绝缘膜32覆盖整个存储装置。此外，电压脉冲产生电路连接至兼作第二位线2BL的上部电极50的多个线状的第二线状图案Py中的每一者，以作为用于控制存储器件1的电位的电路。电压脉冲产生电路还连接到每个字线WL以及每个第一位线1BL。通过上述过程，完成了在基板10上具有多个存储器件1的存储装置。在存储装置中，当通过每个存储器件1的下部电极20和上部电极50施加来自图中未示出的电源(脉冲施加装置)的电压脉冲或者电流脉冲时，存储层40的电气特性(例如，电阻值)可逆地变化，由此执行信息的写入、擦除以及读取。下面将说明具体操作。首先，向存储器件1施加正电压，使得例如上部电极50—侧处于正电位，而下部电极20 —侧处于负电位。于是，在每个存储器件1中，从离子源层42传导的Cu和/或ττ阳离子结合到电子，并在下部电极20上的电阻变化层41中沉积，结果，在下部电极20与离子源层42之间形成降低为金属状态的低电阻的^ 和/或Cu导电路径(细丝(filament))。 或者，在存储层40中形成导电路径。因此减小了存储层40的电阻值，也就是说，作为初始状态的高电阻状态变为低电阻状态。即使在移去正电压且没有向存储器件1施加电压时，仍然保持低电阻状态。通过上述过程写入信息。当用于仅能够执行一次写入的存储装置(即，所谓的可编程只读存储器(Programmable Read Only Memory, PROM))时，仅通过上述记录过程就能完成记录。另一方面，对于能够擦除信息的存储装置(即，RAM(随机存取存储器)、EEPR0M(电可擦除可编程只读存储器)等的应用，需要擦除过程。在擦除过程中，向存储器件1施加负电压，使得例如上部电极50 —侧处于负电位，而下部电极20—侧处于正电位。于是，形成在存储层40中的导电路径的ττ和Cu氧化并离子化，然后分散至存储层40或者与Te等结合，从而形成诸如CU2Te、CUTe等化合物。然后，&和Cu的导电路径消失或者减少，从而电阻值增大。或者，在存储层40中还存在的诸如Al或Ge等添加元素在阳极上形成氧化膜， 然后，该状态变成高电阻状态。即使在移去负电压并没有向存储器件1施加电压时，仍然保持电阻值为高的状态。通过上述过程能够将写入信息擦除。通过重复上述过程，能够对存储器件1反复进行信息的写入和写入信息的擦除。例如，当电阻值为高的状态对应于信息“0”以及电阻值为低的状态对应于信息 “ 1”时，能够在信息的记录过程中通过施加正电压使状态从“0”变到“ 1 ”，并在信息的擦除过程中通过施加负电压使状态从“ 1 ”变到“0”。写入操作和擦除操作与从高到低的状态转换和从低到高的状态转换中的哪一种状态转换相对应取决于定义内容。在本说明书中，将从高到低的状态转换定义为写入状态， 而将从低到高的状态转换定义为擦除状态。在这种情况下，在每个存储器件1中，存储层40设置在平面形状为四边形的下部电极20上，使得从四边形的两条相对边延伸出的两条线L1、L2作为轮廓线。由于在存储层 40上设置与存储层40具有相同形状的上部电极50，所以存储层40接触下部电极20的整个上表面，从而获得良好的特性。因此，在通过集成多个存储器件1而制造的存储装置中， 下部电极20与存储层40之间接触面积的变化非常小，这使得元件特性一致化。在本实施例的存储装置的制造方法中，下部电极材料膜20A成形为在第一方向上延伸的第一线状图案I3X,在下部电极材料膜20A上依次形成存储层材料膜40A和上部电极材料膜50A，存储层材料膜40A和上部电极材料膜50A成形为在垂直于第一方向的第二方向上延伸的第二线状图案Py，以由此形成上部电极50和存储层40。然后，下部电极材料膜 20A成形为第二线状图案Py，以由此在第一线状图案与第二线状图案Py的交叉的区域处形成平面形状为四边形的下部电极20。因此，能够以相对存储层40和上部电极50自对准的方式形成下部电极20，从而极大地减小了存储层40和上部电极50相对下部电极20的未对准。而且，能够抑制由下部电极20中的空隙所引起的产品缺陷，并能够减小下部电极 20的尺寸和间隔，这都有利于实现小型化和高密度的装置。在本实施例的存储器件1中，存储层40设置在平面形状为四边形的下部电极20 上，使得从四边形的两条相对边延伸出的两条线Li、L2作为轮廓线，在存储层40上设置与存储层40具有相同形状的上部电极50，因此，存储层40接触下部电极20的整个上表面，从而获得良好的特性。所以，通过集成多个存储器件1制造的存储装置能够获得一致的元件特性。
本实施例的存储装置能够应用于上述各种存储器件。例如，存储装置能够应用于任何存储器结构，例如，仅能够执行一次写入的PR0M(可编程只读存储器)、能够电擦除信息的EEPR0M(电可擦除可编程只读存储器)以及能够高速执行写入、擦除以及复制的所谓 RAM (随机存取存储器)。2.第二实施例图13A 图13D按制造顺序表示本发明第二实施例的存储装置的制造方法。该制造方法与第一实施例的区别在于由绝缘材料制成的侧壁70设置在离子源层42和上部电极50处，以由此抑制电阻变化层41的侧壁部分的短路故障。因此，和第一实施例相同的部件采用相同的数字和附图标记进行说明。将参照图1-图6及图12说明与第一实施例相同的过程。首先，以第一实施例相同的方式，通过图1所示的过程在基板10上形成晶体管阵列11。接下来，通过如图2所示的过程，在基板10上形成下部电极材料膜20A，并将下部电极材料膜20A成形为在第一方向(例如，χ方向)上延伸的一条或者优选多条的线状的第一线状图案I3X (第一过程)。接着，以与第一实施例相同的方式，通过图3所示过程，在形成在下部电极材料膜 20A之间的区域中嵌入绝缘膜31。另外，优选地，在基板10上形成绝缘膜31，通过刻蚀绝缘膜31形成沟槽图案，然后，在沟槽图案中嵌入下部电极材料膜20A。然后，以与第一实施例相同的方式，如图13A所示，在下部电极材料膜20A上依次形成存储层材料膜40A和上部电极材料膜50A，在上部电极材料膜50A上形成在垂直于第一方向的第二方向(例如，y方向)上延伸的一条或者优选多条平行的线状刻蚀掩模61。在上部电极材料膜50A上形成刻蚀掩模61之后，如图1 所示，利用刻蚀掩模61， 通过干法刻蚀使上部电极材料膜50A和离子源层材料膜42A成形为在垂直于第一方向的第二方向(例如，y方向)上延伸的第二线状图案Py，在离子源层材料膜42A与电阻变化层材料膜41A之间的界面或者其附近处停止刻蚀。于是，在下部电极材料膜20A与绝缘膜31上形成相同形状的线状的上部电极50和离子源层42 (第二过程)。在上部电极材料膜50A与离子源层材料膜42A成形为第二线状图案Py之后，除去刻蚀掩模61。接着，如图13C所示，在线状的上部电极50与离子源层42的侧面处形成由诸如氮化硅或氧化硅等绝缘材料制成的侧壁70。例如，在基板10的整个表面上形成由上述绝缘材料制成的侧壁材料膜，然后，回蚀该膜，由此能够容易地形成侧壁70。在形成侧壁70之后，如图13D所示，通过干法刻蚀，利用侧壁70、上部电极50以及离子源层42作为掩模，使电阻变化层材料膜41A继续成形为第二线状图案Py。于是，在覆盖有侧壁70的上部电极50与离子源层42的下方形成线状的电阻变化层41 (第三过程)。 对于电阻变化层材料膜41A，例如使用氧化铝膜，从而能够通过利用氟的干法刻蚀选择性地除去电阻变化层材料膜41A。另外，如图13D所示，在形成电阻变化层41之后，通过干法刻蚀，利用侧壁70、上部电极50以及离子源层42作为掩模，使下部电极材料膜20A进一步成形为第二线状图案 Py。于是，如图14所示，在第一线状图案与第二线状图案Py交叉的区域处形成平面形状为四边形的下部电极20(第四过程)。以相对侧壁70、存储层40和上部电极50自对准的方式形成下部电极20，从而减小了侧壁70、存储层40和上部电极50相对下部电极20的未对准，这抑制了下部电极20与存储层40之间接触面积的变化。因此，能够抑制由未对准引起的元件特性的变化，并能够获得一致的元件特性。根据第一线状图案和第二线状图案Py的宽度，下部电极20的平面形状除了图 14所示的长方形之外，还可以是正方形。在图14中，向下部电极20添加下倾斜线，向存储层40和上部电极50添加上倾斜线，并向侧壁70添加阴影。如图15所示，在没有设置侧壁70的情况下，由于电阻变化层41具有约为数nm的极薄的膜厚度，容易在电阻变化层41的侧壁处容易出现绝缘故障路径LP。这是因为存在如下危险在下部电极20与离子源层42之间出现由在刻蚀过程中粘附到侧壁上的异物引起的漏电流。对此，在本实施例中，上部电极50和离子源层42的侧面覆盖有由绝缘材料制成的侧壁70，因此，能够延长下部电极20与离子源层42之间的绝缘故障路径LP，这能够抑制短路故障。通过上述方式，形成在下部电极20与上部电极50之间具有存储层40的存储器件 1。每个下部电极20连接至晶体管阵列11中相应的晶体管Tr。存储层40和上部电极50 设置成在下部电极20上具有相同的形状，且侧壁70夹持存储层40和上部电极50的两个侧面。设置侧壁70，使得从下部电极20的四边形的两条相对边延伸出的两条线Li、L2成为轮廓线。于是，存储层40的下表面接触下部电极20的上表面，这改善了元件特性。期望地，在下部电极材料膜20A成形为第二线状图案Py之后，以与第一实施例相同的方式，通过图12所示的过程，用绝缘膜32覆盖整个存储装置。此外，电压脉冲产生电路连接至兼作第二位线2BL的上部电极50的多个线状的第二线状图案Py的多条线中的每一者，以作为用于控制存储器件1的电位的电路。电压脉冲产生电路还连接至每个字线WL 和每个第一位线1BL。通过上述过程，形成了在基板10上具有多个存储器件的存储装置。在存储装置中，以与第一实施例相同的方式，通过可逆地改变存储层40的电阻值，能够执行信息的写入、擦除以及读取。在这种情况下，离子源层42和上部电极50具有由绝缘膜制成的侧壁70，因此，抑制了通过电阻变化层41侧面的短路故障，这进一步改善了特性。通过上述实施例说明了本发明，但本发明不限于上述实施例，也可以采用各种变型。例如，虽然上述实施例说明了第一方向和第一线状图案I^x是χ方向、第二方向和第二线状图案Py是y方向、以及第一线状图案&垂直于第二线状图案Py的情况下，但第一线状图案&不必垂直于第二线状图案，它们也能够设置成在互相交叉的方向上延伸。在这种情况下，根据第一线状图案&和第二线状图案Py的宽度和交叉角，下部电极20的平面形状将会是诸如菱形或者平行四边形等具有四条直边的其它四边形。此外，例如，上述实施例说明了第一线状图案与第二线状图案Py为直线的情况，然而，第一线状图案I3X和线状图案Py没必要只是直线，还优选地，根据晶体管阵列11 的结构或者存储器件1的布局，第一线状图案I3X和线状图案Py为弧形或者弯曲的线状图案。在这种情况下，根据第一线状图案I3X和第二线状图案Py的形状，下部电极20的平面形状可能包括至少一条曲线侧边。此外，例如，不限于上述实施例中说明的各层的材料、沉积方法以及沉积条件，也能够使用其它材料以及其它沉积方法。例如，在不改变上述组成的范围内，能够将其它过渡金属元素添加至存储层40中，例如，钛(Ti)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、· (Mo)与钨(W)。还优选地，除了铜(Cu)、银(Ag)以及锌(Zn)之外，还可添加镍(Ni)。此外，例如，上文具体说明了存储器件1和存储装置(存储单元陈列)的结构，然而，不必包括所有的层，或者也可进一步包括其它层。此外，例如，上述实施例说明了将本技术应用于电阻变化型存储的制造的情况，然而，本技术也能够应用于其它存储装置的制造，例如，利用硫族化物的晶态与非晶态之间相变的相变存储。本领域技术人员应当理解，只要设计要求以及其它因素在本发明所附权利要求或者其等同物的范围内，就可以根据这些设计要求以及其它因素进行各种修改、组合、次组合以及替换。
权利要求
1.一种存储装置的制造方法，在所述存储装置中形成有多个存储器件，每个所述存储器件具有存储层，所述存储层的电阻值由于下部电极与上部电极之间的电压施加而可逆地变化，所述制造方法包括以下步骤在第一步骤中，形成下部电极材料膜，并将所述下部电极材料膜成形为在第一方向上延伸的第一线状图案；在第二步骤中，在所述第一步骤之后，在所述下部电极材料膜上依次形成存储层材料膜和上部电极材料膜；在第三步骤中，通过将所述上部电极材料膜和所述存储层材料膜成形为在与所述第一方向交叉的第二方向上延伸的第二线状图案，来形成所述上部电极和所述存储层；以及在第四步骤中，在所述第三步骤之后，通过将所述下部电极材料膜成形为所述第二线状图案，在所述第一线状图案与所述第二线状图案的交叉区域处形成平面形状为四边形的所述下部电极。
2.如权利要求1所述的存储装置的制造方法，其中，在所述第三步骤中，在所述上部电极材料膜上形成在所述第二方向上延伸的线状刻蚀掩模，并通过使用所述刻蚀掩模来处理所述上部电极材料膜和所述存储层材料膜，且在所述第四步骤中，通过使用所述刻蚀掩模以及被处理成所述第二线状图案的所述上部电极材料膜和所述存储层材料膜作为掩模，来处理所述下部电极材料膜。
3.如权利要求1所述的存储装置的制造方法，其中，所述存储层材料膜是由离子源层材料膜和电阻变化层材料膜形成，所述离子源层材料膜包括碲、硫和硒中至少一种硫族元素以及能被离子化的金属元素，所述电阻变化层材料膜是由电阻值比所述离子源层材料膜高的材料制成。
4.如权利要求3所述的存储装置的制造方法，其中，所述离子源层材料膜所包括的能被离子化的所述金属元素包括铜和锆中至少一种元素。
5.如权利要求4所述的存储装置的制造方法，其中，所述电阻变化层材料膜是由包括稀土元素、铝、镁、钽、硅和铜中至少一种元素的氧化物或者氮化物制成。
6.如权利要求3-5中任一权利要求所述的存储装置的制造方法，其中，所述第三步骤包括在所述上部电极材料膜上形成在所述第二方向上延伸的线状的所述刻蚀掩模，并通过使用所述刻蚀掩模将所述上部电极材料膜和所述离子源材料膜成形为所述第二线状图案， 来形成所述上部电极和离子源层，除去所述刻蚀掩模，并在所述上部电极和所述离子源层的侧面处形成由绝缘膜制成的侧壁，以及通过使用所述侧壁、所述上部电极和所述离子源层作为掩模，将所述电阻变化层材料膜成形为所述第二线状图案。
7.一种存储器件，其包括 下部电极，其平面形状为四边形；存储层，其设置在所述下部电极上，使得从所述四边形的两条相对边延伸出的两条线作为轮廓线，所述存储层的电阻值由于电压施加而可逆地变化，以及上部电极，其设置在所述存储层上，且与所述存储层具有相同形状。
8.如权利要求7所述的存储器件，其中，所述存储层包括离子源层，其包括碲、硫和硒中至少一种硫族元素以及能被离子化的金属元素；及电阻变化层，其是由电阻值比所述离子源层高的材料制成。
9.如权利要求8所述的存储器件，其中，所述离子源层所包括的能被离子化的所述金属元素包括铜和锆中至少一种元素。
10.如权利要求9所述的存储器件，其中，所述电阻变化层是由包括稀土元素、铝、镁、 钽、硅以及铜中至少一种元素的氧化物或者氮化物制成。
11.如权利要求10所述的存储器件，其中，所述离子源层和所述上部电极在其侧面处包括由绝缘材料制成的侧壁，所述侧壁设置成使得从所述四边形的两条相对边延伸出的两条线作为轮廓线。
12.如权利要求9-11中任一权利要求所述的存储器件，其中，通过向所述上部电极和所述下部电极施加电压，在所述存储层中形成包括铜和锆中至少一种元素的导电路径，以减小所述存储层的电阻值。
13.一种存储装置，包括多个存储器件，其中，所述存储器件是前述权利要求7-12中任一权利要求所述的存储器件。
14.如权利要求13所述的存储装置，其中，所述存储层和所述上部电极设置成为多条线状图案。
全文摘要
本发明涉及存储装置、其制造方法和该存储器装置所包括的多个存储器件，每个存储器件包括存储层，存储层的电阻值由于下部电极和上部电极之间的电压施加而可逆地变化。所述制造方法包括形成下部电极材料膜，并将下部电极材料膜成形为在第一方向上延伸的第一线状图案；在下部电极材料膜上依次形成存储层材料膜和上部电极材料膜；通过使上部电极材料膜和存储层材料膜成形为在与第一方向交叉的第二方向上延伸的第二线状图案，来形成上部电极和存储层；以及将下部电极材料膜成形为第二线状图案，以在第一线状图案与第二线状图案的交叉区域处形成平面形状为四边形的下部电极。根据本发明，能够改善存储器件的元件特性的一致性。
文档编号H01L27/24GK102456833SQ201110299670
公开日2012年5月16日 申请日期2011年9月30日 优先权日2010年10月19日
发明者宫田幸児 申请人:索尼公司