专利名称：一种半导体厚金属结构制作方法
技术领域：
本发明涉及一种集成电路的制造方法，尤其涉及一种小线宽厚金属工艺的制作方法。
背景技术：
焊接垫(Bonding PAD)是用于对芯片内部器件进行外部连接的部件,通常BondingPAD制作在芯片最外层，其材质可以是铝铜等导电金属，在芯片管芯中所占的面积达到5 20 %。随着集成电路的不断发展，O. 5um以下工艺中，为了有效地利用Bonding PAD的面积，降低电源MOS管的开态导通电阻(Rdson)，需要将器件放置于Bonding PAD下，SPCUP(Circuit Under Pad)。然而CUP工艺遇到的一个难题是在封装工艺中，在对导线(wire)做压焊(bonding)工艺时,一般Bonding PAD会承受很大的应力，为了避免wire bonding的应力对芯片器件性能造成影响，需要采用多层金属层或者4um厚的单层金属层以缓冲应力。对于采用多层金属实现CUP制作的工艺，其缺点在于每增加一层金属，将相应增加通孔和金属两层图形的制作，导致每片IC圆片成本增加20 40美金，大大降低了 IC产品的竞争力。对于采用4um厚的单层金 属层实现CUP制作的工艺，由于现代半导体工艺要求金属线宽不断减小，厚金属层的制作会遇到如下问题第一，当金属线宽小于2um时，在制作4um厚的AlCu金属结构过程中，容易形成Al2O3等残留物。为了减少残留物，需要在金属刻蚀阶段采用深度刻蚀，这就要求刻蚀用的光刻胶必须具备一定厚度，而厚的光刻胶层在曝光后，由于解析度等原因，没有办法实现太窄的刻蚀宽度，这就与窄线宽的金属刻蚀形成矛盾；第二，金属化工艺完成后，需要在金属层表面制作钝化层，对于窄线宽深厚度的金属条密集区，往往在制作钝化层时，容易在两个金属条间隙部位形成钥匙状孔洞(key hole)，这种key hole会导致对钝化层进行刻蚀后去胶时，光刻胶残留于此，从而在后续的合金工艺时膨胀出来，形成表面缺陷，如图1中线圈标识出来的就是光刻胶残留物11。为了解决keyhole的形成，往往采用等离子体增强化学气相沉积(PECVD) +高密度等离子体沉积(HDP)的方式，将金属条密集区完全填充钝化层，然而这种全填充的方式在金属厚度增加时，所需要的钝化层厚度也增加，所需要的钝化腐蚀厚度也增加，同时采用的HDP工艺沉积速率很低，这导致钝化淀积和腐蚀的耗时长，成本高。上述的几点原因，都将导致现有半导体工艺中，厚金属结构的制作难度增大，因而有必要对现有的半导体工艺做改进，以克服上述问题。
发明内容
有鉴于此，本发明提出一种半导体厚金属结构的制作方法。该制作方法在制作1. 5um至2um线宽下，厚度达4um以上的单金属层时，能够在不使用厚光刻胶涂布的情况下，避免金属刻蚀过程中产生氧化物残留，并且在对金属表面的钝化工艺中，使用半满的钝化填充方式，在保证钝化层保护效果的同时大大减少了钝化工艺的时间。根据本发明的目的提出的一种半导体厚金属结构的制作方法，包括厚金属沉积步骤，先后在半导体芯片表面沉积阻挡层、金属层和抗反射层，所述金属层的厚度为3. 5um至4. 5um，所述抗反射层包括钛层、氮化钛层；金属图形化步骤，在所述抗反射层上涂布光刻胶层；利用掩模对所述光刻胶层进行曝光，使所述掩模上的镂空图形对应区域上的光刻胶发生变质；刻蚀去除变质的光刻胶；以剩余光刻胶层为掩模在所述金属层上采用4步刻蚀法刻蚀出具有凹凸结构的特征尺寸为1. 5um至2um的表面图形；
·
钝化步骤，在上述具有凹凸结构的金属层表面制作钝化层，该钝化层半满填充在所述金属层的凹凸结构中。可选的，所述厚金属沉积步骤包括在芯片表面先制作阻挡层，所述阻挡层包括钛层和氮化钛层，该钛层的厚度为300A 600A,该氮化钛层的厚度为300A 800A;在上述阻挡层上制作金属层，所述金属层为铝铜层或者铝硅铜层；在上述金属层上制作抗反射层，所述抗反射层包括钛层和氮化钛层，该钛层的厚度为100A 400A,该氮化钛层的厚度为250A 400A。可选的，所述阻挡层采用物理气相沉积工艺制作，其工艺参数为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在15S至30S ;制作氮化钛时功率为7000W至10000W，Ar流量为20SCCM至45SCCM，N2流量80SCCM至135SCCM，时间控制在15S至25S。可选的，所述金属层采用物理气相沉积工艺制作，其工艺参数为沉积温度为300°C至400°C，功率为8000W至14000W，Ar流量30SCCM 80SCCM，时间控制在150S 300S。可选的，所述反射层采用物理气相沉积工艺制作，其工艺参数为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在IOS至20S ;制作氮化钛时功率为7000W至10000W，Ar流量为20SCCM至45SCCM，N2流量80SCCM至135SCCM，时间控制在IOS至15S。可选的，所述4步刻蚀法包括采用Ar对表面进行物理轰击，清除需要腐蚀的金属区域表面的光刻胶残余；主腐蚀，利用氯化硼气体和氯气通过自动抓取终点方式对所述金属层进行腐蚀，所述金属层的腐蚀速率、所述光刻胶层的腐蚀速率由所述氯化硼气体、所述氯气的比例决定，以使所述光刻胶层的最终有效剩余胶厚大于4000A,并以氮气增强对所述金属层凹凸结构中侧壁的保护；主过刻，以与所述主腐蚀步骤相同的工艺条件进行主过刻，所述主过刻的时间为20S 50S ；辅过刻，所述辅过刻时间不少于100s，其中氯气与氯化硼气体的比例为I至1. 5。可选的，所述利用Ar进行物理轰击的步骤中工艺参数为Ar流量40SCCM至80SCCM,压力 8mT 至 15mT,时间在 20S 40S,功率 600W IOOOff0可选的，所述主腐蚀步骤的工艺参数为温度40°C 70°C，氯化硼流量50SCCM至80SCCM,氯气流量为80SCCM 120SCCM，氮气流量为5SCCM至30SCCM，压力IOmT 16mT，功率 600W IOOOff0可选的，所述钝化步骤包括在具有凹凸结构的金属层表面沉积厚度为50nm至200nm的富硅氧化膜层；利用高密度等离子体沉积工艺在上述富硅氧化膜层表面沉积厚度为IOOOnm 1500nm的高密度等离子体二氧化硅膜层；在上述高密度等离子体二氧化硅膜层上沉积厚度为500nm至800nm的氮化硅膜层。可选的，所述沉积富硅氧化膜的步骤工艺参数为温度350°C至450°C，N2O流量200SCCM 至 350SCCM, SiH4 流量 70SCCM 至 120SCCM,功率 150W 至 250W,时间在 5S 至 20S。可选的，所述沉积高密度等离子体二氧化硅膜层步骤的工艺参数为温度350°C至 450 °C, SiH4 流量 50SCCM 至 150SCCM，O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至450SCCM,功率 2000W 4000W,时间为 100S 200S。可选的，所述沉积氮化硅膜层步骤的工艺参数为温度350°C至450°C，SIH4流量 500SCCM 至 800SCCM，N2 流量 7000SCCM 至 9000SCCM，NH3 流量 250SCCM 至 400SCCM，功率500W 900W,时间 40S 60S。可选的，所述厚金属沉积步骤中，该阻挡层、金属层和抗反射层的沉积在一个机台中完成。可选的，所述光刻 胶层的厚度为3um至3. 5um。可选的，在所述钝化步骤之后，通过光刻/腐蚀工艺制作焊接垫窗口。如此，本发明在现有的工艺架构下，不需要额外增加层次和步骤，成功实现了 4um金属厚度下1. 5um/l. 5um金属工艺的制作，用于CUP的电路设计中，可提升5% 20%的可用芯片面积，大大降低了芯片成本。本发明中采用比传统的方法更薄的钝化层，利用半满的钝化填充，实现了高质量的钝化保护，比传统的全填充耗时更短，成本更低。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是现有技术中存在于钝化层间隙中的光刻胶残留；图2是本发明的厚金属沉积工艺的流程示意图；图3是在电子显微镜下本发明的方法制作的金属结构与现有技术中的金属结构的对比效果图；图4是本发明的金属刻蚀工艺流程示意图；图5是在电子显微镜下运用本发明的方法进行腐蚀与现有技术的方法进行腐蚀的金属结构形貌对比图；图6是本发明的钝化工艺流程示意图7是在电子显微镜下本发明的钝化层示意图。
具体实施例方式正如背景技术中所述，现有的半导体工艺，在制作4um以上厚度,且线宽在2um以下的金属结构时，由于在金属刻蚀工艺中容易形成氧化物残留，因而加大制作难度。另一方面，在金属表面制作钝化层时，对于深宽比大的金属结构而言，需要沉积的钝化层厚度也比较大，这样会导致沉积时间过长，影响效率。针对上述问题，本发明提出的一种半导体厚金属结构的制作方法，该半导体厚金属结构制作方法包括厚金属沉积工艺、金属图形化工艺以及钝化工艺。
所述厚金属沉积工艺包括先后在半导体芯片表面沉积阻挡层、金属层和抗反射层，该阻挡层、金属层和抗反射层的沉积在一个机台中完成，所述金属层的厚度为3. 5um至4. 5um，所述抗反射层包括钛层和氮化钛层。所述金属图形化工艺包括光刻胶刻蚀工艺和金属刻蚀工艺，所述光刻胶刻蚀工艺包括在所述抗反射层上涂布一层厚度为3um至3. 5um的光刻胶层，利用一掩模对光刻胶进行曝光，使掩模上的镂空图形对应区域上的光刻胶发生变质，刻蚀去除变质的光刻胶，所述金属刻蚀工艺采用4步刻蚀法对金属层进行刻蚀，利用剩余光刻胶层为掩模在所述金属层上刻蚀出具有凹凸结构的表面图形，该表面图形的特征尺寸为1.5um至2um。所述钝化工艺在上述具有凹凸结构的金属层表面制作三层钝化层，该三层钝化层在金属层的凹凸结构中进行半满填充。通过对现有半导体工艺的改良，实现厚金属结构的优化生产，使厚金属结构在制作过程中，可以避免金属氧化物残留的产生，从而可以使用比较薄的光刻胶实现光刻工艺，使厚金属结构制作成为可能。同时，本发明提出了一种在厚金属结构上制作半满填充方式的钝化工艺，不仅可以实现对金属层的有效保护，还能减少制作周期，大大提高生产效率。通过在抗反射层中加入钛，可以有效填充厚金属的晶粒间隙，阻止金属间隙被氧化后形成Al2O3,有效解决了厚金属工艺上单层薄的TiN抗反射层在腐蚀后的Al2O3残留问题。因此可以实现薄光刻胶层下窄线宽的光刻工艺。通过半满的钝化填充，实现了高质量的钝化保护，比传统的全填充耗时更短，成本更低。下面，将对本发明的具体实施方式
做详细说明。首先是在一块已经做过预处理的芯片表面进行厚金属沉积工艺，这里所谓的预处理是指利用扩散/注入/光刻/腐蚀的方法制作好芯片的下层结构，利用化学机械研磨工艺(CMP)对芯片表面的介质进行平坦化，利用CMP W-plug工艺制作顶层通孔并形成导电塞。上述的这些工艺都是已知技术，因此本发明不做展开。请参见图2，图2是本发明的厚金属沉积工艺的流程示意图。如图所示，该厚金属沉积工艺包括步骤Sll :在芯片表面先制作阻挡层，阻挡层的作用有两个，第一可以增强金属与下层膜层的结合力；第二可以在后续刻蚀金属的过程中，起到控制刻蚀终点时间的作用。所述阻挡层包括钛层和氮化钛层，该钛层的厚度为300人 600A,该氮化钛层的厚度为300A 800A。
具体地，该阻挡层采用物理相沉积工艺制作，其工艺参数为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在15S至30S ;制作氮化钛时功率为7000W至10000W，Ar流量为20SCCM至45SCCM，N2流量80SCCM至135SCCM，时间控制在15S至25S。S12:在上述阻挡层上制作金属层，所述金属层为铝铜层或者铝硅铜层，该金属层的厚度为3. 5um至4. 5um。该金属层跟上述阻挡层是在同一个沉积机台中进行。具体地，制作该金属层的工艺参数为沉积温度为300°C至400°C，功率为8000W至14000W，Ar流量30SCCM 80SCCM，时间控制在150S 300S。S13:在上述金属层上制作抗反射层，所述抗反射层包括钛层和氮化钛层，该钛层的厚度为100A 400A,该氮化钛的厚度为250A 400A。Ti的加入可以有效填充厚金属的晶粒间隙，阻止金属间隙被氧化后形成Al2O3，有效解决了厚金属工艺上单层薄的TiN抗反射层在腐蚀后的Al2O3残留问题。如图3所示，为本发明的制作方法被运用前后的对比效果图，其中图3A中可以看到现有技术制作的金属结构中，有Al2O3残留31，而图3B中，运用本发明的方法制作的金属结构中则不存在上述问题。TiN层实现光刻线宽的有效控制。T1-TiN抗反射层在一个腔体中沉积完成，沉积条件与阻挡层一致，根据厚度相应调整时间。具体为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在IOS至20S ;制作氮化钛时功率为 7000W 至 10000W，Ar 流量为 20SCCM 至 45SCCM，N2 流量 80SCCM 至 135SCCM，时间控制在 IOS 至 15S。实施完厚金属沉积工艺之后，开始对制作在表面的金属层进行图形化工艺，该图形化工艺的目的是在金属层上按需求制作出图形结构。该图形化工艺使用光刻胶刻蚀工艺加金属刻蚀工艺的方法，首先在上述的抗反射层表面涂布一层光刻胶层，由于本发明对金属结构的特征尺寸要求2um以下，因此涂布的光刻胶厚度不宜太厚，否则会影响刻蚀精度。在本发明中，光刻胶层的厚度为3um至3. 5um。涂布完光刻胶后，对该光刻胶进行曝光工艺。利用一掩模对光刻胶进行曝光，使掩模上的镂空图形对应区域上的光刻胶发生变质，刻蚀去除变质的光刻胶，这样光刻胶层上就会形成所需的图形。然后利用剩余光刻胶层为掩模，对金属层进行刻蚀，将光刻胶上的图形转移到金属上，形成所需的金属结构。具体实施该金属刻蚀工艺的方法为4步法刻蚀。请参考图4，图4是本发明的金属刻蚀工艺流程示意图。如图所示，该金属刻蚀工艺中采用的4步刻蚀法包括步骤S21 :第一步米用Ar对表面进行物理轰击,将需要腐蚀的金属区域表面的光刻胶残余清除干净，为后续的腐蚀做好准备。其具体的工艺参数为Ar流量40SCCM至80SCCM，压力8mT至15mT，时间在20S 40S，功率 600W IOOOff0S22:第二步为主腐蚀，利用氯化硼气体和氯气通过自动抓取终点方式对金属层进行腐蚀，该自动抓取终点方式是以金属层下方的 阻挡层为终点，当腐蚀露出该阻挡层时，就停止向下腐蚀。利用氯化硼与氯气的比例进行金属腐蚀速率和光刻胶腐蚀速率的控制，实现最终有效剩余胶厚大于4000A,利用氮气增强金属层凹凸结构中侧壁的保护，实现金属层凹凸结构的倾斜角度在近90度。主腐蚀过后，金属层图形结构的形貌已经被刻蚀完成，主腐蚀过程时间最长，光刻胶损失量最大，因此在主腐蚀时需要控制好对光刻胶的刻蚀速率。具体地，该主腐蚀的工艺参数为温度控制在40°C 70°C，氯化硼流量50SCCM至80SCCM,氯气流量为80SCCM 120SCCM，氮气流量为5SCCM至30SCCM，压力IOmT 16mT，功率 600W IOOOff0S23 :第三步为主过刻，采用与步骤S22相同的工艺条件进行20S 50S的过刻；这是比传统的三步腐蚀多增加的一步，以解决微负载(micro loading)效应导致的主腐蚀转辅过刻步骤时，在金属侧壁产生的空洞，成功实现厚金属腐蚀工艺密集区金属条侧壁的光滑。S24 :第四步为辅过刻，在氯气与氯化硼的比例为I至1. 5下进行100S以上的腐蚀，以保证需要腐蚀的区域完全腐蚀干净。如图5中所示，其中图5A为现有技术在进行完腐蚀后，光刻胶剩余厚度几乎没有，且金属条侧壁形貌差，而图5B中，运用本发明的4步腐蚀条件后，光刻胶51的有效剩余量控制在4000A以上，且金属条的倾斜角度接近90度。金属刻蚀工艺完成后，金属层的凹凸结构就已经成型，此时，还需要在金属层表面制作钝化层，防止金属被沾污。以往的钝化工艺，为了消除在金属凹槽中产生的key hole,采用全填充的方式，将金属凹槽中填满钝化层。但是这种全填充的工艺耗时长，效率慢。因此在本发明中，提出了以半满填充的方式对金属表面进行钝化工艺。请参考图6，图6是本发明的钝化工艺流程示意图。如图所示，该钝化工艺包括步骤`S31 :在具有凹凸结构的金属层表面先沉积富硅氧化膜(SRO)层，该SRO层厚度50nm至200nm，作为金属层表面保护层，防止后续的高密度等离子体沉积(HDP)工艺损伤金属条。具体制作SRO层的工艺为采用C2 Sequel机台，温度控制在350°C至450°C，N20流量 200SCCM 至 350SCCM, SiH4 流量 70SCCM 至 120SCCM,功率 150W 至 250W，时间在 5S 至20S。S32 :利用HDP工艺在上述SRO层表面沉积一层HDP 二氧化硅层，该HDP 二氧化硅层的厚度为IOOOnm 1500nm。由于HDP 二氧化硅层的窄线宽填充效果好，可以利用该HDP
二氧化硅层作为整个钝化层的主要填充层。具体地，该HDP 二氧化硅工艺的参数为温度控制在350°C至450°C，SiH4流量50SCCM 至 150SCCM，O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至 450SCCM，功率 2000W 4000W,时间在 100S 200S。S33 :在上述HDP 二氧化硅层上沉积SiN膜层，该SiN膜层的厚度为500nm至800nm，该SiN层的作用为对金属进行表面的钝化保护。具体地，制作该SiN的工艺参数为温度控制在350°C至450°C，SIH4流量500SCCM至 800SCCM，N2 流量 7000SCCM 至 9000SCCM，NH3 流量 250SCCM 至 400SCCM，功率 500W 900W，时间在40S 60S。与普通的全满填充相比，在最小间隙的位置实现钝化层的半满填充，解决了 keyhole导致的胶残留问题，并实现了高效率和低成本。值得一提的是，除了上述的钝化层组合结构外，也可以采用其他的膜层实现，比如采用PETEOS膜层，SAUSG膜层，SOG膜层，SION膜层等常用于钝化的膜层。最后，在钝化工艺完成后，通过光刻/腐蚀等工艺制作好焊接垫窗口，用于压焊和芯片测试引线。如图7所示，通过本发明的方法优化后的生产工艺得到的金属钝化层，侧壁表面形貌正常，且钝化层为半满填充。下面，是对通过本发明的方法制作的厚金属结构进行的性能评估测试数据金属强度变化(Stress Migration ；SM)测试该测试的判断标准为，在125°C条件下，在烘箱中烘烤1000小时，测试金属电阻变化，如果小于10%，则测试通过。实际测试结果为电阻变小4. 97%，符合要求。金属电迁移变化(Electrical Migration ;EM)测试该测试的判断标准为，在250°C和60mA/um条件下烘烤300小时，测试金属电阻的变化，推算在125°C和7mA/um条件下的电阻变化O.1 %时的寿命，寿命超过10年，则通过。实际测试结果为寿命超过30年，符
合要求。钝化完整可靠性测试该测试的判断标准为，在25°C条件下，Al腐蚀液中浸泡100分钟后无针孔缺陷(Al腐蚀液成份为HN03 (70 % ) H3P04 (85 % ) =Acetic Acid De-1onized Water = 5 80 5 10)，则通过。实际测试结果为针孔缺陷为O个，符合要求。导线焊机(Wire bonding)测试该测试的判断标准为,在拉力大于10克下,焊球脱落失效率< 0. 4%，则通过。实际测试结果为失效率0. 17%，符合要求。
综上所述，本发明的改进之处包括1、在厚金属沉积工艺中，采用T1-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。2、在金属腐蚀工艺中，采用N2进行侧壁保护，实现4um金属条倾斜角度接近90度。3、在金属腐蚀工艺中，增加一步主过刻步骤，实现4um金属条侧壁的光滑。4、采用半满的钝化填充结构，实现在4um金属厚度下的1. 5um金属间隙有效钝化保护。本发明达到的技术效果为在现有的工艺架构下，不需要额外增加层次和步骤，成功实现了 4um金属厚度下1. 5um/1. 5um金属工艺的制作，用于CUP的电路设计中，可提升5 % 20 %的可用芯片面积，大大降低了芯片成本。本发明中采用比传统的方法更薄的钝化层，利用半满的钝化填充，实现了高质量的钝化保护，比传统的全填充耗时更短，成本更低。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
权利要求
1.一种半导体厚金属结构的制作方法，其特征在于，包括厚金属沉积步骤，先后在半导体芯片表面沉积阻挡层、金属层和抗反射层，所述金属层的厚度为3. 5um至4. 5um，所述抗反射层包括钛层、氮化钛层；金属图形化步骤，在所述抗反射层上涂布光刻胶层；利用掩模对所述光刻胶层进行曝光，使所述掩模上的镂空图形对应区域上的光刻胶发生变质；刻蚀去除变质的光刻胶；以剩余光刻胶层为掩模在所述金属层上采用4步刻蚀法刻蚀出具有凹凸结构的特征尺寸为1.5um至2um的表面图形；钝化步骤，在上述具有凹凸结构的金属层表面制作钝化层，该钝化层半满填充在所述金属层的凹凸结构中。
2.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于所述厚金属沉积步骤包括在芯片表面先制作阻挡层，所述阻挡层包括钛层和氮化钛层，该钛层的厚度为300A 600A,该氮化钛层的厚度为300A 800A;在上述阻挡层上制作金属层，所述金属层为铝铜层或者铝硅铜层；在上述金属层上制作抗反射层，所述抗反射层包括钛层和氮化钛层，该钛层的厚度为100A 400A,该氮化钛层的厚度为250A 400A。
3.如权利要求2所述的半导体厚金属结构的制作方法，其特征在于所述阻挡层采用物理气相沉积工艺制作，其工艺参数为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在15S至30S ;制作氮化钛时功率为7000W至10000W，Ar 流量为 20SCCM 至 45SCCM, N2 流量 80SCCM 至 135SCCM,时间 15S 至 25S。
4.如权利要求2所述的半导体厚金属结构的制作方法，其特征在于所述金属层采用物理气相沉积工艺制作，其工艺参数为沉积温度为300°C至400°C，功率为8000W至14000W, Ar 流量 30SCCM 80SCCM,时间 150S 300S。
5.如权利要求2所述的半导体厚金属结构的制作方法，其特征在于所述反射层采用物理气相沉积工艺制作，其工艺参数为温度在300°C至400°C，制作钛层时功率为2500W至4000W，Ar流量为30SCCM至80SCCM，时间控制在IOS至20S ;制作氮化钛时功率为7000W至10000W，Ar 流量为 20SCCM 至 45SCCM, N2 流量 80SCCM 至 135SCCM,时间 IOS 至 15S。
6.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于所述4步刻蚀法包括采用Ar对表面进行物理轰击，清除需要腐蚀的金属区域表面的光刻胶残余；主腐蚀，利用氯化硼气体和氯气通过自动抓取终点方式对所述金属层进行腐蚀，所述金属层的腐蚀速率、所述光刻胶层的腐蚀速率由所述氯化硼气体、所述氯气的比例决定，以使所述光刻胶层的最终有效剩余胶厚大于4000A,并以氮气增强对所述金属层凹凸结构中侧壁的保护；主过刻，以与所述主腐蚀步骤相同的工艺条件进行主过刻，所述主过刻的时间为20S 50S ；辅过刻，所述辅过刻时间不少于100s，其中氯气与氯化硼气体的比例为I至1. 5。
7.如权利要求6所述的半导体厚金属结构的制作方法，其特征在于所述利用Ar进行物理轰击的步骤中工艺参数为=Ar流量40SCCM至80SCCM，压力8mT至15mT，时间在20S 40S，功率 600W IOOOff0
8.如权利要求6所述的半导体厚金属结构的制作方法，其特征在于所述主腐蚀步骤的工艺参数为温度40°C 70°C，氯化硼流量50SCCM至80SCCM，氯气流量为80SCCM 120SCCM,氮气流量为 5SCCM 至 30SCCM，压力 IOmT 16mT，功率 600W 1000W。
9.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于所述钝化步骤包括在具有凹凸结构的金属层表面沉积厚度为50nm至200nm的富硅氧化膜层；利用高密度等离子体沉积工艺在上述富硅氧化膜层表面沉积厚度为IOOOnm 1500nm的高密度等离子体二氧化硅膜层；在上述高密度等离子体二氧化硅膜层上沉积厚度为500nm至800nm的氮化硅膜层。
10.如权利要求9所述的半导体厚金属结构的制作方法，其特征在于所述沉积富硅氧化膜的步骤工艺参数为温度350°C至450°C，N20流量200SCCM至3505011，5丨!14流量705011至120SCCM,功率150W至250W,时间在5S至20S。
11.如权利要求9所述的半导体厚金属结构的制作方法，其特征在于所述沉积高密度等离子体二氧化硅膜层步骤的工艺参数为温度350°C至450°C，SiH4流量50SCCM至150SCCM, O2 流量 50SCCM 至 200SCCM，Ar 流量 300SCCM 至 450SCCM，功率 2000W 4000W，时间为100S 200S。
12.如权利要求9所述的半导体厚金属结构的制作方法，其特征在于所述沉积氮化硅膜层步骤的工艺参数为温度350°C至450°C，SIH4流量500SCCM至800SCCM，N2流量7000SCCM 至 9000SCCM, NH3 流量 250SCCM 至 400SCCM,功率 500W 900W,时间 40S 60S。
13.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于所述厚金属沉积步骤中，该阻挡层、金属层和抗反射层的沉积在一个机台中完成。
14.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于所述光刻胶层的厚度为3um至3. 5um。
15.如权利要求1所述的半导体厚金属结构的制作方法，其特征在于在所述钝化步骤之后，通过光刻/腐蚀工艺制作焊接垫窗口。
全文摘要
一种半导体厚金属结构的制作方法，包括厚金属沉积步骤、金属图形化步骤以及钝化步骤，其中在厚金属沉积步骤中，采用Ti-TiN叠层结构作为抗反射层，实现4um金属腐蚀无残留。在金属图形化步骤中，采用N2进行侧壁保护，实现4um金属凹凸结构倾斜角度接近90度，并通过增加一步主过刻步骤，实现4um金属凹凸结构侧壁的光滑。采用半满的钝化填充结构，实现在4um金属厚度下的1.5um金属间隙有效钝化保护。最终实现线宽/间距1.5um/1.5um的4um厚金属结构的制作。
文档编号H01L21/768GK103050398SQ201110311498
公开日2013年4月17日 申请日期2011年10月14日 优先权日2011年10月14日
发明者吴孝嘉, 房世林, 罗泽煌, 陈正培, 章舒 申请人:无锡华润上华半导体有限公司