专利名称：半导体结构及其形成方法
技术领域：
本发明是有关于一种半导体结构及其形成方法，且特别是有关于一种晶体管及其形成方法。
背景技术：
近年来，绿能议题备受瞩目，技术的发展也倾向高的转换效率与低的待机功耗。高压工艺已广泛的应用在电源供应器例如切换式电源供应器。切换式电源集成电路需要整合启动电路与脉宽调变(PWM)电路。一般使用在高压装置的启动电路是使用电阻来提供充电电流至充电电容，直到电容上的电压达到脉宽调变电路的启动电压后，启动电路停止作用。然而，启动电路在停止作用后，其电阻仍持续产生功耗，因此无法达到省电效果。在一些技术中，启动电路是使用晶体管来取代电阻。然而，受限于晶体管特性上的限制，在启动电路停止状态下，晶体管在阈值电压大于4V的情况下有高的漏电流(大于100 μ A)。
发明内容
本发明是有关于一种半导体结构及其形成方法。半导体结构具有改善的夹止特性，关闭程度高且快。半导体结构的形成方法成本低且简单。根据本发明的一实施例，提出一种半导体结构。半导体结构包括第一掺杂区与半导体区。第一掺杂区具有第一导电型。半导体区位于第一掺杂区中。源极电极与漏极电极被分别电性连接至第一掺杂区位于半导体区的相对侧边上的部分。根据本发明的一实施例，提出一种半导体结构。半导体结构包括第一掺杂区、第二掺杂区与第三掺杂区。第一掺杂区包括掺杂埋藏区。掺杂埋藏区具有轻杂质浓度区与重杂质浓度区。轻杂质浓度区邻近在重杂质浓度区之间。轻杂质浓度区与重杂质浓度区具有第一导电型。第二掺杂区具有相反于第一导电型的第二导电型。第三掺杂区具有第二导电型。轻杂质浓度区邻近于第二掺杂区与第三掺杂区之间。根据本发明的一实施例，提出一种半导体结构的形成方法。方法包括以下步骤。于衬底上形成由间隔部分互相分开的掺杂结构。掺杂结构具有第一导电型。衬底具有相反于第一导电型的第二导电型。于掺杂结构上形成第一掺杂阱与第二掺杂阱。第一掺杂阱具有第一导电型。第二掺杂阱具有第二导电型。进行退火步骤，使掺杂结构往间隔部分扩散而互相连接成掺杂埋藏区。掺杂埋藏区具有轻杂质浓度区与重杂质浓度区。轻杂质浓度区的范围对应间隔部分的范围。重杂质浓度区的范围对应掺杂结构的范围。下文特举较佳实施例， 并配合所附图式，作详细说明如下
图1至图7绘示根据一实施例的半导体结构的工艺。图8绘示根据一实施例的半导体结构的上视图。图9绘示根据一实施例的半导体结构的剖面图。
图10绘示根据一实施例的半导体结构的剖面图。图11绘示根据一实施例的半导体结构的剖面图。图12绘示根据一实施例的半导体结构的剖面图。图13绘示一实施例中的装置电路。图14绘示一实施例中启动电路示意图。图15绘示一实施例中启动电路示意图。主要元件符号说明2 :衬底4A、4B:掺杂结构6:间隔部分8、108、408、508 :第一掺杂阱10 :第二掺杂阱12、312 :掺杂埋藏区14、314 :轻杂质浓度区16、316 :重杂质浓度区18、118、518 :第二掺杂阱20、220:介电结构22、222:介电部分24 :第一顶掺杂层26、226 :第二顶掺杂层28、428:阱区30、32、34、36、130、132、430、432 :重掺杂区38 :场板结构40:介电层42 电极层44,444,544 :第一掺杂区46 :第三掺杂区48 :源极电极50 :漏极电极52、152、452、552 :半导 体区54:基极电极56、456 :栅极电极58 电极460 电极层462:介电层564 :第一电压端566:启动电路568:电压输出端570 电容
572 :切换式控制器574:功率开关576 :变压器AB、CD、EF:线
具体实施例方式图1至图7绘示根据一实施例的半导体结构的工艺。请参照图1，利用离子注入步骤，于衬底2上形成多个掺杂结构4A、4B。掺杂结构4A、4B是通过间隔部分6互相分开。在此，离子注入步骤包括使用图案化的掩模层遮蔽不欲掺杂的区域，然后将离子注入图案化的掩模层所露出的部分。相似的概念之后不再赘述。于实施例中，掺杂结构4A、4B具有一第一导电型，例如N型导电型。衬底2包括掺杂的材料，并具有相反于第一导电型的一第二导电型，例如P型导电型。衬底2可包括绝缘体上硅(SOI)。图2绘示图1所示的掺杂结构4A、4B的上视图。其中图1是沿图2中的AB线所画出。如图2所示，掺杂结构4A、4B被配置成环状的分布。请参照图3，于掺杂结构4A、4B上形成第一掺杂阱8。第一掺杂阱8具有第一导电型例如N型导电型。第一掺杂阱8可以外延法，或非外延的方法例如沉积法形成，例如使用气相的方法。请参照图4，利用掺杂步骤，在第一掺杂阱8中形成第二掺杂阱10与第二掺杂阱18。第二掺杂阱10与第二掺杂阱18具有第二导电型，例如P型导电型。于实施例中，第二掺杂阱10与第二掺杂阱18是 同时形成的。第一掺杂阱8、第二掺杂阱10与第二掺杂阱18并不限于图2与图3所示的顺序形成。于其它实施例中，举例来说，是利用外延法，在掺杂结构4A、4B上形成一具有第二导电型例如P型导电型的掺杂层(未显示)之后，再利用掺杂步骤于掺杂层中形成第一掺杂阱8，其中第一掺杂阱8将掺杂层分成第二掺杂阱10与第二掺杂阱18。进行一退火步骤，使图4中所示的掺杂结构4A、4B往间隔部分6扩散，以互相连接成如图5所示的掺杂埋藏区12。掺杂埋藏区12具有一轻杂质浓度区14与多个重杂质浓度区16。轻杂质浓度区14的杂质浓度小于重杂质浓度区16。轻杂质浓度区14的范围对应间隔部分6的范围。重杂质浓度区16的范围对应掺杂结构4A、4B的范围。扩散掺杂结构4A、4B的退火步骤的执行时间点并不限于在此所述的例子，于其它实施例中，退火步骤可在之后其它的步骤中进行。请参照图6，形成一介电结构20于第一掺杂阱8、第二掺杂阱10与第二掺杂阱18上。介电结构20包括多个互相分开的介电部分22。介电部分22并不限于如图6中所示的场氧化物(F0X)。于其它实施例中，介电部分22可为浅沟道隔离(STI)。介电部分22可包括氧化物或氮化物例如氧化硅。利用掺杂步骤，于第一掺杂阱8位于介电部分22之间的部分上形成第一顶掺杂层24。利用掺杂步骤，于第一顶掺杂层24上形成第二顶掺杂层26。第一顶掺杂层24与第二顶掺杂层26具有相反的导电型。于一实施例中，第一顶掺杂层24具有第一导电型，第二顶掺杂层26具有第二导电型。于另一实施例中，第一顶掺杂层24具有第二导电型，第二顶掺杂层26具有第一导电型。第一导电型例如为N型导电型，第二导电型例如为P型导电型。请参照图6，利用掺杂步骤，形成阱区28于第一掺杂阱8中。阱区28具有第一导电型例如N型导电型。利用掺杂步骤，于阱区28中形成重掺杂区30，并于第一掺杂阱8中形成重掺杂区32。重掺杂区30与重掺杂区32具有第一导电型例如N型导电型。重掺杂区30与重掺杂区32可同时形成。利用掺杂步骤，于第二掺杂阱18中形成重掺杂区34，并于第二掺杂阱10中形成重掺杂区36。重掺杂区34与重掺杂区36具有第二导电型例如P型导电型。重掺杂区34与重掺杂区36可同时形成。形成一场板结构38于第二掺杂讲18上。场板结构38包括介电层40与电极层42。电极层42位于介电层40上。于实施例中，电极层42包括金属、多晶娃、金属娃化物或其它合适的材料。介电层40可包括氮化物或氧化物例如氧化硅。请参照图6，第一掺杂阱8、掺杂埋藏区12、阱区28、重掺杂区30与重掺杂区32构成第一掺杂区44。亦即，第一掺杂区44可包括第一掺杂阱8、掺杂埋藏区12、阱区28、重掺杂区30与重掺杂区32。于此实施例中半导体区52为一第二掺杂区，其可包括第二掺杂阱18与重掺杂区34。衬底2、第二掺杂阱10与重掺杂区36构成第三掺杂区46。亦即，第三掺杂区46可包括衬底2、第二掺杂阱10与重掺杂区36。一源极电极48与一漏极电极50被分别电性连接至第一掺杂区44的位于第二掺杂阱18的相对侧边上的重掺杂区32与重掺杂区30。一基极电极54被电性连接至第三掺杂区46的重掺杂区36。一栅极电极56被电性连接至半导体区52的重掺杂区34。一电极58被电性连接至场板结构38的电极层42。于一实施例中，电极58的电压实质上等于栅极电极56的电压。于此实施例中，半导体结构为JFET，例如NJFET。于实施例中，半导 体结构在漏极电极50处使用介电结构20，其具有分开的介电部分22，且介电部分22之间有应用于降低表面场(Reduced Surface Field ；RESURF)(更详细地说，双降低表面场(double RESURF))的概念的第一顶掺杂层24与第二顶掺杂层26，有助于提高半导体结构例如JFET的崩溃电压(drain breakdown voltage)。于一实施例中，半导体结构可应用在高压装置。半导体结构例如JFET的通道包括掺杂埋藏区12位于半导体区52与第三掺杂区46之间的轻杂质浓度区14，轻杂质浓度区14的杂质浓度小于重杂质浓度区16。因此在关闭半导体结构的过程中，相较于重杂质浓度区16，轻杂质浓度区14空乏的程度比较高，且速度比较快。因此通道可以快速且完全地被夹止。于实施例中，半导体结构的夹止电压可通过适当地调整轻杂质浓度区14、重杂质浓度区16与间隔部分6(图1)的分布来改变。举例来说，重杂质浓度区16并不限于如图6所示的两排设计，其也可为其它适合的设计，例如图10所示的三排设计。掺杂埋藏区12也可设计成不均匀的分布。于实施例中，场板结构38的设计，与宽度宽的轻杂质浓度区14(或间隔部分6)能帮助提高半导体结构的夹止特性，例如具有陡的(sharp)电性波形。于实施例中，半导体结构在开启的状态下，具有稳定的电流。实施例的半导体结构可利用标准的高压工艺形成，因此半导体结构可与其它装置例如金属氧化物半导体、电阻等等同时形成，有助于整合不同的装置在单一芯片上并提高电路的完整性，并降低制造成本且简化工艺。
图7绘示图6所示的半导体结构的上视图。其中图6是沿图7中的⑶线所画出。图7仅显示图6所示的半导体结构中的第二顶掺杂层26、重掺杂区30、与掺杂埋藏区12的轻杂质浓度区14与重杂质浓度区16。图8绘示根据另一实施例的半导体结构的上视图。举例来说，半导体结构沿图8中EF线的剖面图可类似于图6。图8仅显示第一掺杂阱108、半导体区152的第二掺杂阱118、重掺杂区130与重掺杂区132。请参照图8，于此实施例中，半导体结构具有一轮廓，形状包括蛋形。然本揭露并不限于此，于其它实施例中，轮廓的形状可包括椭圆形、扁圆形(oblate)、圆形(circle)等等。图9绘示根据一实施例的半导体结构的剖面图。图9与图6的半导体结构的差异在于，介电结构220包括介电部分222。介电部分222位于第二顶掺杂层226上。图9所不的半导体结构的上视图可类似于图7或图8。图10绘示根据一实施例的半导体结构的剖面图。图10与图6的半导体结构的差异在于，掺杂埋藏区312具有多个轻杂质浓度区314与多个重杂质浓度区316。图11绘示根据一实施例的半导体结构的剖面图。图11与图6的半导体结构的差异在于，是省略如图6中所不的场板结构38。第一掺杂区444可包括第一掺杂讲408、讲区428、重掺杂区430与重掺杂区432。半导体区452为一电极层460。介电层462位于第一掺杂区444的第一掺杂讲408与电极层460之间，并位于电极层460的底表面与侧表面上。介电层462的形成方法包括进行蚀刻步骤，以在第一掺杂阱408中形成凹口，例如为深沟道，并进行沉积步骤例如气相沉积法，于凹口中的底表面与侧表面上形成介电层462，其包括氧化物或氮化物例如氧化硅。然后，进行沉积步骤例如气相沉积法，于介电层462上形成电极层460。电极层460可包括娃例如多晶娃,或金属、或其它合适的材料。栅极电极456被电性连接至电极层460。图12绘示根据 一实施例的半导体结构的剖面图。图12与图6的半导体结构的差异在于，是省略如图6所示的掺杂埋藏区12。半导体区552为一第二掺杂区，其包括第二掺杂阱518。第二掺杂阱518将第一掺杂区544的第一掺杂阱508分开来。于此实施例中，半导体结构为M0SFET。实施例的半导体结构可应用在装置电路中，图13绘示一实施例中的装置电路。图14与图15绘示不同实施例中启动电路示意图。请参照图13,装置电路可为电源供应装置例如切换式电源供应器(switch modepower supply)。操作方法是在第一电压端564输入电压(Vin),透过启动电路566在电压输出端568产生输出电压(Vcc)并对电容570进行充电。当电容570上的电压达到切换式控制器572例如脉宽调变(PWM)电路的启动电压时，切换式控制器572将开始控制功率开关574例如增强型晶体管动作，用以对变压器576进行切换来产生电源。启动过程结束后，启动电路566被停止作用。请参照图14，启动电路566是由根据本揭露的半导体结构所构成。于此实施例中，启动电路566的半导体结构为JFET。在图15所示的实施例中，启动电路566的半导体结构为MOSFET。于实施例中，启动电路566可提供IOV 30V的电源(power)至切换式控制器572 (图 13)。根据上述揭露的实施例，半导体结构使用介电结构与应用降低表面场的概念的第一顶掺杂层与第二顶掺杂层，有助于提高半导体装置崩溃电压。半导体结构的通道包括掺杂埋藏区的轻杂质浓度区，半导体结构的关闭程度高且快。半导体结构具有改善的夹止特性。半导体结构可利用标准的高压工艺形成，因此可降低制造成本且简化装置的工艺。虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求范围所 界定的为准。
权利要求
1.一种半导体结构,包括 一第一掺杂区，具有一第一导电型；以及 一半导体区，位于该第一掺杂区中，一源极电极与一漏极电极被分别电性连接至该第一掺杂区位于该半导体区的相对侧边上的部分。
2.根据权利要求1所述的半导体结构，其中该半导体区为一第二掺杂区，该第二掺杂区具有相反于该第一导电型的一第二导电型。
3.根据权利要求1所述的半导体结构，其中该第一掺杂区包括一掺杂埋藏区，该掺杂埋藏区具有一轻杂质浓度区与多个重杂质浓度区，该轻杂质浓度区邻近在该多个重杂质浓度区之间，该轻杂质浓度区与该多个重杂质浓度区具有该第一导电型。
4.根据权利要求1所述的半导体结构，其中一栅极电极被电性连接至该半导体区。
5.根据权利要求1所述的半导体结构，更包括一第一顶掺杂层与一第二顶掺杂层，其中该第一顶掺杂层具有该第一导电型，并位于该第一掺杂区上，该第二顶掺杂层具有相反于该第一导电型的一第二导电型，并位于该第一顶掺杂层上。
6.根据权利要求5所述的半导体结构，更包括一介电结构，其包括多个互相分开的介电部分，其中该第一顶掺杂层是在该第一掺杂区位于该多个介电部分之间的部分上。
7.根据权利要求5所述的半导体结构，更包括一介电结构，其包括一介电部分，其中该介电部分位于该第一顶掺杂层上。
8.根据权利要求1所述的半导体结构，更包括一场板结构，位于该半导体区上。
9.一种半导体结构,包括 一第一掺杂区，其包括一掺杂埋藏区，该掺杂埋藏区具有一轻杂质浓度区与多个重杂质浓度区，该轻杂质浓度区邻近在该多个重杂质浓度区之间，该轻杂质浓度区与该多个重杂质浓度区具有一第一导电型； 一第二掺杂区，具有相反于该第一导电型的一第二导电型；以及 一第三掺杂区，具有该第二导电型，其中该轻杂质浓度区邻近于该第二掺杂区与该第三掺杂区之间。
10.一种半导体结构的形成方法，包括 于一衬底上形成多个由一间隔部分互相分开的掺杂结构，其中该多个掺杂结构具有一第一导电型，该衬底具有相反于该第一导电型的一第二导电型； 于该多个掺杂结构上形成一第一掺杂阱与一第二掺杂阱，其中该第一掺杂阱具有该第一导电型，该第二掺杂阱具有该第二导电型；以及 进行一退火步骤，使该多个掺杂结构往该间隔部分扩散而互相连接成一掺杂埋藏区，该掺杂埋藏区具有一轻杂质浓度区与多个重杂质浓度区，该轻杂质浓度区的范围对应于该间隔部分的范围，该多个重杂质浓度区的范围对应于该多个掺杂结构的范围。
全文摘要
本发明公开了一种半导体结构及其形成方法。半导体结构包括第一掺杂区与半导体区；第一掺杂区具有第一导电型；半导体区位于第一掺杂区中；源极电极与漏极电极被分别电性连接至第一掺杂区位于半导体区的相对侧边上的部分。
文档编号H01L29/36GK103066109SQ20111031630
公开日2013年4月24日 申请日期2011年10月18日 优先权日2011年10月18日
发明者陈立凡, 陈永初 申请人:旺宏电子股份有限公司