专利名称：金属栅极的形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种金属栅极的形成方法。
背景技术：
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。公开号为US2002/0064964A1的美国专利文献公开了一种使用“后栅”工艺形成金属栅极的方法，包括:提供半导体衬底，所述半导体衬底上形成有替代栅结构和位于所述半导体衬底上覆盖所述替代栅结构的层间介质层；以所述替代栅结构作为停止层，对所述层间介质层进行化学机械研磨工艺(CMP);除去所述替代栅结构后形成沟槽；通过PVD方法向所述沟槽内填充金属，以形成金属栅电极层；用化学机械研磨法研磨金属栅电极层至露出层间介质层，形成金属栅极。由于金属栅极在源漏区注入完成后再进行制作，这使得后续工艺的数量得以减少，避免了金属材料不适于进行高温处理的问题。在目前的静态随机存储器(Static Random Access Memory, SRAM)的存储单元中，一个NMOS晶体管的栅极通常和一个PMOS的栅极电连接在一起，请参考图1，为现有技术的SRAM存储单元的电路图，所述SRAM存储单元具有四个NMOS晶体管11、12、13、14和两个PMOS晶体管15、16，其中所述NMOS晶体管11的栅极和PMOS晶体管15的栅极电连接，所述NMOS晶体管12和PMOS晶体管16的栅极电连接。在现有技术中，所述SRAM存储单元中的NMOS晶体管和PMOS晶体管的栅极电连接需要在所述栅极表面形成导电插塞，并利用所述导电插塞与金属互连层相连实现所述NMOS晶体管和PMOS晶体管的栅极电连接。但是随着SRAM集成度的不断提高，栅极结构越来越小，在所述栅极结构表面形成导电插塞也越来越困难，因此后来提出了将NMOS晶体管和PMOS晶体管共用同一个栅极结构，可以有效地提高SRAM集成度，降低工艺复杂度。请参考图2，为现有技术的SRAM存储单兀中NMOS晶体管和PMOS晶体管共用棚极的结构不意图，包括:半导体衬底上具有NMOS晶体管区01和PMOS晶体管区02 ;所述共用栅极21横跨所述NMOS晶体管区01和PMOS晶体管区02的边界，所述共用栅极21的一部分位于NMOS晶体管区01内，所述共用栅极21的另一部分位于PMOS晶体管区02内；在NMOS晶体管区01内，所述共用栅极21的两侧形成有N型源/漏区22 ;在PMOS晶体管区02内，所述共用栅极21的两侧形成有P型源/漏区23。但是随着SRAM集成度越来越高，MOS晶体管的特征尺寸也越来越小，NMOS晶体管和PMOS晶体管的共用栅极也需要采用金属栅极以降低MOS晶体管栅极的寄生电容，提高器件速度。但由于NMOS晶体管和PMOS晶体管的功函数不同，因此NMOS晶体管的金属栅极和PMOS晶体管的金属栅极的材料和工艺都有所不同，需要分别形成，这使得NMOS晶体管和PMOS晶体管的金属栅极很难达到工艺要求。
发明内容
本发明解决的问题是提供一种NMOS晶体管和PMOS晶体管的金属栅极连接在一起的金属栅极的形成方法，使得最终形成的金属栅极能满足工艺要求。为解决上述问题，本发明技术方案提供了一种金属栅极的形成方法，包括:提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区；在所述半导体衬底上形成替代栅结构，所述替代栅结构同时位于所述第一晶体管区和第二晶体管区内；对第一晶体管区的替代栅结构进行离子注入；利用四甲基氢氧化铵溶液除去未被离子注入的第二晶体管区的替代栅结构，形成第二沟槽，并在所述第二沟槽内形成第二金属栅极；除去被离子注入的第一晶体管区的替代栅结构，形成第一沟槽，并在所述第一沟槽内形成第一金属栅极。可选的，所述离子注入垂直地注入到第一晶体管区的替代栅结构中，使得所述替代栅结构中离子注入的区域和未被离子注入的区域的边界与半导体衬底表面垂直。可选的，所述离子注入的深度等于或大于所述替代栅结构的厚度。可选的，所述离子注入的杂质离子为硼、铟、氮、磷、砷、锑、碳、氟、氯、氦、氩其中一种或几种。可选的，所述替代栅结构和半导体衬底之间形成有栅介质层，所述栅介质层为氧化娃层或高K介质层。可选的，还包括，在所述栅介质层和替代栅结构之间形成阻挡层。可选的，所述阻挡层的材料为TiN、TaN其中的一种或两者的叠层结构。可选的，在分别除去所述第一晶体管区和第二晶体管区的替代栅结构后，所述阻挡层仍覆盖在所述对应的栅介质层的表面。 可选的，所述替代栅结构的材料为多晶硅。可选的，所述除去第一晶体管区的替代栅结构的方法包括湿法刻蚀或干法刻蚀。可选的，所述除去第一晶体管区的替代栅结构的湿法刻蚀溶液为KOH溶液。可选的，所述除去第一晶体管区的替代栅结构的干法刻蚀为物理和化学机理共同作用的干法刻蚀工艺。可选的，所述第一金属栅极和第二金属栅极为单一覆层时，所述第一金属栅极和第二金属栅极的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。可选的，当所述第一金属栅极和第二金属栅极为多层堆叠结构时，所述第一金属栅极和第二金属栅极包括功能层和位于功能层表面的金属栅电极层。可选的，所述功能层为阻挡层。可选的，所述功能层包括:位于栅介质层表面的所述阻挡层、位于所述阻挡层表面的补充功能层。可选的，所述功能层的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种。可选的，所述金属栅电极层的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。可选的，所述第一晶体管区为PMOS晶体管区，所述第二晶体管区为NMOS晶体管区。可选的，所述第一晶体管区为NMOS晶体管区，所述第二晶体管区为PMOS晶体管区。与现有技术相比，本发明具有以下优点:在本发明实施例的金属栅极的形成过程中，对第一晶体管区的替代栅结构进行离子注入，并用四甲基氢氧化铵溶液刻蚀未被离子注入的替代栅结构，由于四甲基氢氧化铵溶液只能刻蚀具有固定晶向的硅，当离子注入到第一晶体管区的替代栅结构中，所述第一晶体管区的替代栅结构的晶向被离子注入所破坏，使得四甲基氢氧化铵溶液不能刻蚀第一晶体管区的替代栅结构，只能刻蚀第二晶体管区的替代栅结构，而利用离子注入可很容易地实现垂直的沟槽侧壁，使得后续形成的金属栅极能将所述沟槽填充满，金属栅极底部不会形成孔洞，从而不会影响器件性能和良率。进一步的，在所述替代栅结构和栅介质层之间形成阻挡层，所述阻挡层可阻挡注入到替代栅结构中的离子继续注入到栅介质层表面，且所述阻挡层覆盖在所述栅介质层表面，使得所述栅介质层不会与后续干法刻蚀的等离子体或湿法刻蚀的刻蚀溶液接触，避免了所述刻蚀溶液和等离子体对栅介质层的破坏，进一步的保护了栅介质层。进一步的，所述阻挡层的材料为TiN、TaN其中的一种或两者的叠层结构。由于后续形成的金属栅极中也需要形成TiN、TaN其中的一种或两者的叠层结构，利用所述TiN、TaN其中的一种或两者的叠层结构作为阻挡层可避免在除去替代栅结构之后还需要继续除去阻挡层，由于除去阻挡层的工艺也可能会损坏栅介质层，节省了工艺步骤，同时避免了栅介质层受到损伤。进一步的，在刻蚀除去所述第一晶体管区的替代栅结构时，可直接利用湿法刻蚀或选用物理和化学机理共同作用的干法刻蚀工艺对所述第一晶体管区的替代栅结构进行刻蚀，不需要形成光刻胶层、曝光显影等步骤，节约了工艺步骤，提高了工艺集成度。
图1为现有技术的SRAM存储单元的电路图；图2为现有技术的SRAM存储单元中NMOS晶体管和PMOS晶体管共用栅极的结构示意图；图3为本发明实施例的金属栅极的形成方法的流程示意图；图4至图14为本发明实施例的金属栅极的形成过程的结构示意图。
具体实施例方式在现有的SRAM存储单元中，一个NMOS晶体管的栅极通常和一个PMOS的栅极电连接在一起。为了提高器件集成度，并避免在栅极结构表面形成导电插塞，在版图设计中，通常将一个NMOS晶体管和一个PMOS晶体管共用同一个栅极结构，请参考图2，所述共用栅极21横跨所述NMOS晶体管区01和PMOS晶体管区02的边界，所述共用栅极21的一部分位于NMOS晶体管区01内，所述共用栅极21的另一部分位于PMOS晶体管区02内；在NMOS晶体管区01内，所述共用栅极21的两侧形成有N型源/漏区22 ;在PMOS晶体管区02内，所述共用栅极21的两侧形成有P型源/漏区23。
但是随着SRAM集成度越来越高，SRAM中的NMOS晶体管和PMOS晶体管的共用栅极也需要采用金属栅极以降低MOS晶体管栅极的寄生电容，提高器件速度。但由于NMOS晶体管和PMOS晶体管的功函数不同，因此NMOS晶体管的金属栅极和PMOS晶体管的金属栅极的材料和工艺都有所不同，需要分别形成。即先利用干法刻蚀工艺除去NMOS晶体管区01的共用栅极部分，在刻蚀形成的沟槽内形成适用于NMOS晶体管的金属栅极；然后除去PMOS晶体管区的共用栅极部分，在刻蚀形成的沟槽内形成适用于PMOS晶体管的金属栅极。但由于干法刻蚀多数是由物理轰击和化学刻蚀混合作用的结果，而利用化学刻蚀会因为晶向等原因使得所述沟槽的侧壁与半导体衬底平面不是垂直的，当干法刻蚀的反应气体含有碳、氢等原子，所述沟槽侧壁还会形成聚合物，使得沟槽的侧壁变得倾斜。且为了完全除去替代栅电极，通常需要将替代栅电极过刻蚀，所述过刻蚀也容易将沟槽的侧壁变得倾斜，并会对栅介质层造成损伤。当所述沟槽的侧壁为倾斜的，所述NMOS晶体管区01形成的沟槽和PMOS晶体管区02形成的沟槽其中一个开口为上大下小，另一个开口为上小下大。当所述开口为上小下大时，利用金属溅射工艺很难将沟槽底部锐角区域完全填充满，使得金属栅极内产生孔洞，影响器件的良率。为此，发明人经过研究，提出了一种金属栅极的形成方法，包括:提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区；在所述半导体衬底上形成替代栅结构，所述替代栅结构同时位于所述第一晶体管区和第二晶体管区内；对第一晶体管区的替代栅结构进行离子注入；利用四甲基氢氧化铵溶液除去未被离子注入的第二晶体管区的替代栅结构，形成第二沟槽，并在所述第二沟槽内形成第二金属栅极；除去被离子注入的第一晶体管区的替代栅结构，形成第一沟槽，并在所述第一沟槽内形成第一金属栅极。由于四甲基氢氧化铵溶液只能刻蚀具有固定晶向的硅，当离子注入到第一晶体管区的替代栅结构中，所述第一晶体管区的替代栅结构的晶向被离子注入所破坏，使得四甲基氢氧化铵溶液不能刻蚀第一晶体管区的替代栅结构，只能刻蚀第二晶体管区的替代栅结构，而利用离子注入可很容易地实现垂直的沟槽侧壁，使得后续形成的金属栅极能将所述沟槽填充满，金属栅极底部不会形成孔洞，从而不会影响器件性能和良率。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。请参考图3，为本发明实施例的金属栅极的形成方法的流程示意图，具体包括:步骤S101，提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区；步骤S102，在所述半导体衬底上形成替代栅结构，所述替代栅结构同时位于所述
第一晶体管区和第二晶体管区内；步骤S103，对第一晶体管区的替代栅结构进行离子注入；步骤S104，利用四甲基氢氧化铵溶液除去未被离子注入的第二晶体管区的替代栅结构，形成第二沟槽，并在所述第二沟槽内形成第二金属栅极；步骤S105，除去被离子注入的第一晶体管区的替代栅结构，形成第一沟槽，并在所述第一沟槽内形成第一金属栅极。图4是本发明实施例用于形成SRAM存储单元的半导体衬底100的俯视视角的结构示意图，图5为沿着图4中的剖面线AA'方向的半导体衬底100的剖面结构示意图。由于所述剖面线AA'切割的是位于第一晶体管区I的半导体结构，因此图5为形成第一晶体管的半导体衬底100的剖面结构示意图。所述第二晶体管的形成过程与第一晶体管的形成过程相同，所述第二晶体管的半导体衬底的剖面结构一并参考图4和图5即可获得。一并参考图4和图5，提供半导体衬底100，所述半导体衬底包括第一晶体管区I和第二晶体管区II，在所述第一晶体管区I内利用离子注入工艺形成第一阱区110，在所述第二晶体管区II内利用离子注入工艺形成第二阱区120，并在所述第一阱区110和第二阱区120周围形成浅沟槽隔离结构130。所述第一晶体管区I和第二晶体管区II相邻，使得后续形成的所述第一晶体管区I的第一晶体管中的第一金属栅极和第二晶体管区II的第二晶体管中的第二金属栅极互相连接。在本实施例中，所述第一晶体管区I和第二晶体管区II呈带状间隔排列，每个第一晶体管区I和第二晶体管区II都包含有若干个晶体管。在本实施例中，所述第一晶体管区I为PMOS晶体管区，所述第二晶体管区II为NMOS晶体管区。在其他实施例中，所述第一晶体管区I为NMOS晶体管区，所述第二晶体管区II为PMOS晶体管区。所述半导体衬底100为硅衬底、绝缘体上硅衬底、硅锗衬底其中的一种。在本实施例中，由于所述第一晶体管区I中的待形成的晶体管为PMOS晶体管，所述第一阱区110注入的杂质离子为N型杂质离子，由于所述第二晶体管区II中的待形成的晶体管为NMOS晶体管，所述第二阱区120注入的杂质离子为P型杂质离子。图6是本发明实施例的具有共享的替代栅结构的NMOS晶体管和PMOS晶体管的俯视视角的结构示意图，图7为沿着图6中的剖面线kk'方向的MOS晶体管的剖面结构示意图。由于所述剖面线AA'切割的是位于第一晶体管区I的半导体结构，因此图7为第一晶体管的剖面结构示意图。所述第二晶体管的形成过程与第一晶体管的形成过程相同，所述第二晶体管的剖面结构一并参考图6和图7即可获得。—并参考图6和图7,在所述半导体衬底100表面形成栅介质层140,在所述栅介质层140表面形成替代栅结构150，在所述栅介质层140、替代栅结构150周围形成侧墙(未图示)，在所述第一阱区110、第二阱区120内且位于所述替代栅结构150的两侧分别形成第一源/漏区170、第二源/漏区180。具体工艺包括:利用化学气相沉积工艺在所述半导体衬底100表面形成栅介质材料(未图示)，在所述栅介质材料表面形成多晶硅层(未图示)，在所述多晶硅层表面形成光刻胶层(未示出)，对所述光刻胶层进行曝光显影形成替代栅结构对应的图形；以所述曝光后的光刻胶层为掩膜，对所述多晶硅层、栅介质材料进行干法刻蚀，直到暴露出半导体衬底100，形成条状的替代栅结构150和栅介质层140 ;在所述半导体衬底100、替代栅结构150表面形成氧化硅层、氮化硅层或是二者的叠层结构(未示出)，并对所述氧化硅层、氮化硅层或是二者的叠层结构进行无掩膜刻蚀，直到暴露出半导体衬底100，在所述替代栅结构150、栅介质层140侧壁表面形成侧墙(未示出)；对位于所述替代栅结构150的两侧的所述第一阱区110、第二阱区120内分别进行离子注入，形成第一源/漏区170和第二源/漏区180。
其中，所述栅介质层140为氧化硅层或高K介质层，为了降低MOS晶体管栅极的寄生电容，提高器件速度，本发明实施例的栅介质层为高K介质层。所述替代栅结构150的材料为多晶娃。所述条状的替代栅结构150和栅介质层140既位于第一晶体管区I的第一阱区110表面，又位于第二晶体管区II的第二阱区120表面，使得最后形成第一晶体管的栅极与第二晶体管的栅极电连接。由于所述第一晶体管和第二晶体管共享栅极结构，使得第一晶体管和第二晶体管的栅极结构直接电连接，不需要通过金属互连层进行电连接，可避免在所述栅极结构表面形成导电插塞，降低了工艺难度和工艺复杂度，提高了器件的集成度。在本实施例中，所述第一晶体管区I中的晶体管为PMOS晶体管，所述第一源/漏区注入的杂质离子为P型杂质离子，所述第二晶体管区II中的晶体管为NMOS晶体管，所述第二源/漏区注入的杂质离子为N型杂质离子。在其他实施例中，在所述栅介质层和替代栅结构之间，还形成有阻挡层。由于在后续工艺中，需要将杂质离子注入到替代栅结构中，所述杂质离子的注入深度与替代栅结构的厚度相当，但所述杂质离子还是有可能注入到栅介质层中，且由于栅介质层的晶格结构很容易被注入的离子所破坏，使得栅介质层的击穿电压、晶体管的阈值电压发生变化，影响器件性能。因此在所述栅介质层和替代栅结构之间形成有阻挡层，所述阻挡层可阻挡注入到替代栅结构中的离子继续注入到栅介质层表面，且当刻蚀掉所述替代栅结构后，所述阻挡层仍覆盖在所述栅介质层表面，使得所述栅介质层不会与后续干法刻蚀的等离子体或湿法刻蚀的刻蚀溶液接触，避免了所述刻蚀溶液和等离子体对栅介质层的破坏，进一步的保护了栅介质层。在本实施例中，所述阻挡层的材料为TiN、TaN其中的一种或两者的叠层结构。由于后续形成的金属栅极中也需要形成TiN、TaN其中的一种或两者的叠层结构，利用所述TiN、TaN其中的一种或两者的叠层结构作为阻挡层可避免在除去替代栅结构之后还需要继续除去阻挡层，由于除去阻挡层的工艺也可能会损坏栅介质层，节省了工艺步骤，同时避免了栅介质层受到损伤。图8为本发明实施例的表面形成有层间介质层190的NMOS晶体管和PMOS晶体管的俯视视角的结构示意图，图9为沿着图8中的剖面线kk'方向的MOS晶体管的剖面结构示意图。—并参考图8和图9,在所述半导体衬底100和替代栅结构150表面形成层间介质层190，对所述层间介质层190进行化学机械抛光，直到暴露出所述替代栅结构150。所述层间介质层190的材料为氧化硅、正硅酸乙酯或低K介质。形成所述层间介质层190的工艺为化学气相沉积。图10至图14为沿着图8中的剖面线BB'方向的金属栅极的形成过程的剖面结构示意图。请参考图10，在所述层间介质层190和替代栅结构150表面形成光刻胶层，对所述光刻胶层进行曝光显影，暴露出第一晶体管区I对应的层间介质层190和替代栅结构150的表面，并以曝光后的光刻胶层200为掩膜，对所述第一晶体管区I进行离子注入。在本实施例中，所述离子注入的区域不仅包括第一晶体管区I的替代栅结构150的表面，还包括第一晶体管和部分浅沟槽隔离结构对应的层间介质层190的表面。在其他实施例中，所述离子注入的区域仅包括第一晶体管区的替代栅结构的表面。由于替代栅结构的材料为多晶硅，当所述替代栅结构被离子注入后，所述多晶硅的晶向被注入的离子所破坏，使得后续利用四甲基氢氧化铵(TMAH)溶液不能刻蚀掉晶向被破坏的多晶硅，而所述TMAH溶液可以将未经过离子注入的多晶硅刻蚀掉，从而可以选择性地湿法刻蚀掉第二晶体管区的替代栅结构。为了使得第一晶体管区的替代栅结构完全不会被TMAH溶液所刻蚀，所述第一晶体管区的替代栅结构的晶向需要全部被注入的离子所破坏，因此，所述注入的离子的深度至少等于替代栅结构的厚度。当所述栅介质层和替代栅结构之间形成有阻挡层时，所述注入的离子的深度可稍大于替代栅结构的厚度，以保证注入的离子能完全破坏第一晶体管区的替代栅结构的晶向。为了能更有效地破坏替代栅结构的晶向，提高未注入离子的替代栅结构和注入离子的替代栅结构的刻蚀选择比，可通过选择较高的注入能量、直径较大的注入离子使得第一晶体管区的替代栅结构的晶向被破坏地更彻底。在本发明实施例中，所述离子注入的杂质离子为硼、铟、氮、磷、砷、锑、碳、氟、氯、氦、氩其中一种或几种，由于上述的杂质离子都是半导体工艺中常用的掺杂离子，可以降低生产成本，提高原料的通用性。为了避免后续形成的沟槽的底部形成锐角区域，使得最终形成的金属栅极存在孔洞，影响器件性能甚至可能导致器件失效，所述离子注入的方向与替代栅结构表面垂直，使得所述替代栅结构中离子注入的区域和未被离子注入的区域的边界与半导体衬底表面垂直，后续形成的第一沟槽和第二沟槽底部不会形成锐角区域，且通过提高离子的注入能量，使得所述离子的注入方向在注入到多晶硅的晶格结构中时不会发生改变，保证了最终形成的沟槽的侧壁与半导体衬底的平面垂直。—并参考图10和图11，除去光刻胶层200，利用四甲基氢氧化铵(TMAH)溶液除去未被离子注入的第二晶体管区II的替代栅结构150，形成第二沟槽221。所述除去光刻胶层200的工艺为灰化工艺。由于TMAH溶液不含金属离子，且利用TMAH溶液刻蚀硅的刻蚀速率较快、刻蚀选择比较高、不会对氧化硅、氮化硅进行刻蚀，是一种较为理想的用于湿法刻蚀硅材料的溶液。由于多晶硅材料是短程有序的，所述TMAH溶液也可以顺着替代栅结构的不断变化的晶向进行刻蚀。但是发明人发现，当硅材料的晶向被破坏后，TMAH溶液刻蚀硅的速率会大幅降低。当杂质离子注入到替代栅结构内，所述替代栅结构内的规则排列的晶格结构被破坏，使得所述替代栅结构的晶向被破坏，TMAH溶液不能顺着硅的晶向进行刻蚀的，TMAH溶液刻蚀注入有杂质离子的替代栅结构的速率比刻蚀未注入杂质离子的替代栅结构的速率小一至三个数量级。在本实施例中，由于第一晶体管区的替代栅结构的晶向被破坏，第二晶体管区的替代栅结构的晶向没有被破坏，当TMAH溶液喷涂在所述替代栅结构表面或替代栅结构浸泡在TMAH溶液内时，所述第二晶体管区的替代栅结构可以被完全的刻蚀掉，而第一晶体管区的替代栅结构几乎没有被刻蚀，从而在第二晶体管区的原替代栅结构的位置形成第二沟槽221。一并参考图11和图12，在所述第二沟槽221内形成第二金属栅极222。所述第二金属栅极222可以为单一覆层或多层堆叠结构。当所述第二金属栅极222为单一覆层时，所述第二金属栅极222的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
当所述第二金属栅极222为多层堆叠结构时，所述第二金属栅极222包括:位于第二沟槽221底部和侧壁的功能层223、位于所述功能层223表面的金属栅电极层224，且所述功能层223和金属栅电极层224填充满所述第二沟槽221。以所述第二金属栅极222为多层堆叠结构为例，形成所述第二金属栅极222的具体方法包括:在所述层间介质层190、第一晶体管区I的替代栅结构150和第二沟槽221底部和侧壁形成功能层和金属栅电极层，所述功能层和金属栅电极层填充满所述第二沟槽221 ;对所述功能层和金属栅电极层进行化学机械抛光，直到所述层间介质层190表面的功能层和金属栅电极层完全被刻蚀掉，位于第二沟槽221底部和侧壁的功能层223和金属栅电极层224形成第二金属栅极222。所述功能层223的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种，所述金属栅电极层224的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。所述功能层223不仅可以作为金属栅电极层224的扩散阻挡层，用于阻挡金属栅电极层224的材料的扩散，还可以通过改变功能层材料和制作工艺来调节栅极结构的功函数。通过调整所述NMOS晶体管和PMOS晶体管的功能层的材料和制作工艺可以改变所述NMOS晶体管和PMOS晶体管的栅极结构的功函数。在本实施例中，所述第二金属栅极222对应的晶体管为NMOS晶体管，形成所述第二金属栅极的工艺包括:利用原子层沉积工艺(Atomic Layer Deposition, ALD)在所述栅介质层140表面形成TiN薄膜，在所述TiN薄膜表面利用利用原子层沉积工艺形成TaN薄膜,在所述TaN薄膜表面利用物理气相沉积工艺(Physical Vapor Deposition,PVD)形成TiAl薄膜，在所述TiAl薄膜表面利用原子层沉积工艺再次形成TiN薄膜，在所述TiN薄膜表面利用形成物理气相沉积工艺形成Ti薄膜，在所述Ti薄膜表面采用物理气相沉积工艺形成Al金属层。所述TiN薄膜、TaN薄膜、TiAl薄膜、Ti薄膜构成功能层223，所述Al金属层构成金属栅电极层224。所述Al金属层的厚度范围为50 A -4000 A。在一实施例中，当所述功能层为TiN、TaN其中的一种或两者的叠层结构的阻挡层时，可以直接采用阻挡层作为功能层，在去除所述第二晶体管区II的替代栅结构后，保留阻挡层，将所述阻挡层作为第二晶体管的功能层，直接在所述阻挡层表面形成金属栅电极层，所述实施例中直接采用之前步骤中形成的阻挡层作为功能层，不需要额外的沉积刻蚀工艺，节约了工艺步骤，同时避免了栅介质层受到损伤。在另一实施例中，所述功能层还可以为多层堆叠结构，包括:位于栅介质层表面的阻挡层、位于所述阻挡层表面的补充功能层。所述补充功能层可以采用沉积、刻蚀工艺额外形成，所述补充功能层的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种，本实施例在之前形成的阻挡层表面额外再形成补充功能层，从而能够修复之前的刻蚀工艺对所述阻挡层造成的损伤，避免仅仅只采用阻挡层作为功能层来调节栅极结构的功函数调节窗口过于狭窄的缺陷。一并参考图12和图13，除去被离子注入的第一晶体管区I的替代栅结构150，形成第一沟槽211。除去所述第一晶体管区I的替代栅结构150的方法包括湿法刻蚀或干法刻蚀其中的一种。在本实施例中，除去所述第一晶体管区I的替代栅结构150的工艺为湿法刻蚀，刻蚀溶液为KOH溶液。所述KOH溶液只会对多晶硅进行刻蚀，且不因为多晶硅是否有离子注入而影响刻蚀速率，最终只会将第一晶体管区I的替代栅结构150除去，在原来形成有第一晶体管区的替代栅结构的位置形成第一沟槽211。由于利用KOH溶液只会刻蚀替代栅结构，不需要形成光刻胶层、曝光显影等步骤，节约了工艺步骤，提高了工艺集成度。在其他实施例中，采用干法刻蚀工艺对所述第一晶体管区的替代栅结构进行刻蚀时，当选用物理和化学机理共同作用的干法刻蚀工艺，可以不采用光刻胶掩膜，直接对第一晶体管区的替代栅结构进行，形成第一通孔，由于物理和化学机理共同作用的干法刻蚀的刻蚀选择比的范围为5:1 100: 1，因此，当完全除去所述第一晶体管区的替代栅结构时，只有很小厚度的层间介质层被刻蚀掉，不影响最后形成的半导体器件的性能，且利用所述刻蚀工艺除去第一晶体管区的替代栅结构不需要形成光刻胶层、曝光显影等步骤，节约了工艺步骤，提高了工艺集成度。在其他实施例中，还可以在所述层间介质层、第二金属栅极表面形成图形化的光刻胶层，所述光刻胶层暴露出第一晶体管区的替代栅结构，对所述第一晶体管区的替代栅结构进行干法刻蚀，形成第一沟槽。—并参考图13和图14,在所述第一沟槽211内形成第一金属栅极212。所述第一金属栅极212可以为单一覆层或多层堆叠结构。当所述第一金属栅极212为单一覆层时，所述第一金属栅极212的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。当所述第一金属栅极212为多层堆叠结构时，所述第一金属栅极212包括:位于第一沟槽211的底部和侧壁的功能层213、位于所述功能层213表面的金属栅电极层214，且所述功能层213和金属栅电极层214填充满所述第一沟槽211。以所述第一金属栅极212为多层堆叠结构为例，形成所述第一金属栅极212的具体方法包括:在所述层间介质层190、第二金属栅极212和第一沟槽211底部和侧壁形成功能层和金属栅电极层，所述功能层和金属栅电极层填充满所述第一沟槽211 ;对所述功能层和金属栅电极层进行化学机械抛光，直到所述层间介质层190表面的功能层和金属栅电极层完全被刻蚀掉，位于第一沟槽211的底部和侧壁的功能层213和金属栅电极层214形成第一金属栅极212。所述功能层213的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种，所述金属栅电极层214的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。所述功能层213不仅可以作为金属栅电极层214的扩散阻挡层，用于阻挡金属栅电极层214的材料的扩散，还可以通过改变功能层材料和制作工艺来调节栅极结构的功函数。通过调整所述NMOS晶体管和PMOS晶体管的功能层的材料和制作工艺可以改变所述NMOS晶体管和PMOS晶体管的栅极结构的功函数。在本实施例中，所述第一金属栅极212对应的晶体管为PMOS晶体管，形成所述第一金属栅极212的工艺包括:利用原子层沉积工艺在所述栅介质层140表面形成TiN薄膜，在所述TiN薄膜表面利用利用原子层沉积工艺形成TaN薄膜，在所述TaN薄膜表面利用原子层沉积工艺再次形成TiN薄膜，在所述TiN薄膜表面利用利用原子层沉积工艺再次形成TaN薄膜，在所述TaN薄膜表面利用形成物理气相沉积工艺形成Ti薄膜，在所述Ti薄膜表面采用物理气相沉积工艺形成Al金属层。所述TiN薄膜、TaN薄膜、TiAl薄膜、Ti薄膜构成功能层213，所述Al金属层构成金属栅电极层214。所述Al金属层的厚度范围为50 A 4000 A。由于功能层也是导电的，第一金属栅极和第二金属栅极通过功能层电连接，而不用通过导电插塞、金属互连层电连接，可以有效地提高SRAM集成度，降低工艺复杂度。一实施例中，当所述功能层为TiN、TaN其中的一种或两者的叠层结构的阻挡层时，可以直接采用阻挡层作为功能层，在去除所述第一晶体管区I的替代栅结构后，保留阻挡层，将所述阻挡层作为第一晶体管的功能层，直接在所述阻挡层表面形成金属栅电极层，本实施例中直接采用之前步骤中形成的阻挡层作为功能层，不需要额外的沉积刻蚀工艺，节约了工艺步骤，同时避免了栅介质层受到损伤。在另一实施例中，所述功能层还可以为多层堆叠结构，包括:位于栅介质层表面的阻挡层、位于所述阻挡层表面的补充功能层。所述补充功能层可以采用沉积、刻蚀工艺额外形成，所述补充功能层的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN其中一种或几种，本实施例在之前形成的阻挡层表面额外再形成补充功能层，从而能够修复之前的刻蚀工艺对所述阻挡层造成的损伤，避免仅仅只采用阻挡层作为功能层来调节栅极结构的功函数调节窗口过于狭窄的缺陷。由于第一金属栅极的第一沟槽和第二金属栅极的第二沟槽的侧壁与半导体衬底平面是垂直的，利用原子层沉积工艺或物理气相沉积工艺沉积金属层可以完全填充满第一沟槽和第二沟槽，使得最终产生的第一金属栅极和第二金属栅极之间没有形成孔洞，不会影响最终产生的器件性能和良率。综上，在本发明实施例的金属栅极的形成过程中，对第一晶体管区的替代栅结构进行离子注入，并用四甲基氢氧化铵溶液刻蚀未被离子注入的替代栅结构，由于四甲基氢氧化铵溶液只能刻蚀具有固定晶向的硅，当离子注入到第一晶体管区的替代栅结构中，所述第一晶体管区的替代栅结构的晶向被离子注入所破坏，使得四甲基氢氧化铵溶液不能刻蚀第一晶体管区的替代栅结构，只能刻蚀第二晶体管区的替代栅结构，而利用离子注入可很容易地实现垂直的沟槽侧壁，使得后续形成的金属栅极能将所述沟槽填充满，金属栅极底部不会形成孔洞，从而不会影响器件性能和良率。进一步的，在所述替代栅结构和栅介质层之间形成阻挡层，所述阻挡层可阻挡注入到替代栅结构中的离子继续注入到栅介质层表面，且所述阻挡层覆盖在所述栅介质层表面，使得所述栅介质层不会与后续干法刻蚀的等离子体或湿法刻蚀的刻蚀溶液接触，避免了所述刻蚀溶液和等离子体对栅介质层的破坏，进一步的保护了栅介质层。进一步的，所述阻挡层的材料为TiN、TaN其中的一种或两者的叠层结构。由于后续形成的金属栅极中也需要形成TiN、TaN其中的一种或两者的叠层结构，利用所述TiN、TaN其中的一种或两者的叠层结构作为阻挡层可避免在除去替代栅结构之后还需要继续除去阻挡层，不需要额外的沉积刻蚀工艺，节约了工艺步骤，同时避免了栅介质层受到损伤。进一步的，在刻蚀除去所述第一晶体管区的替代栅结构时，可直接利用湿法刻蚀或选用物理和化学机理共同作用的干法刻蚀工艺对所述第一晶体管区的替代栅结构进行刻蚀，不需要形成光刻胶层、曝光显影等步骤，节约了工艺步骤，提高了工艺集成度。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种金属栅极的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区； 在所述半导体衬底上形成替代栅结构，所述替代栅结构同时位于所述第一晶体管区和第二晶体管区内； 对第一晶体管区的替代栅结构进行离子注入； 利用四甲基氢氧化铵溶液除去未被离子注入的第二晶体管区的替代栅结构，形成第二沟槽，并在所述第二沟槽内形成第二金属栅极； 除去被离子注入的第一晶体管区的替代栅结构，形成第一沟槽，并在所述第一沟槽内形成第一金属栅极。
2.如权利要求1所述的金属栅极的形成方法，其特征在于，所述离子注入垂直地注入到第一晶体管区的替代栅结构中，使得所述替代栅结构中离子注入的区域和未被离子注入的区域的边界与半导体衬底表面垂直。
3.如权利要求1所述的金属栅极的形成方法，其特征在于，所述离子注入的深度等于或大于所述替代栅结构的厚度。
4.如权利要求1所述的金属栅极的形成方法，其特征在于，所述离子注入的杂质离子为硼、铟、氮、磷、砷、铺、碳、氟、氯、氦、気其中一种或几种。
5.如权利要求1所述的金属栅极的形成方法，其特征在于，所述替代栅结构和半导体衬底之间形成有栅介质层，所述栅介质层为氧化硅层或高K介质层。
6.如权利要求5所述的金属栅极的形成方法，其特征在于，还包括，在所述栅介质层和替代栅结构之间形成阻挡层。
7.如权利要求6所述的金属栅极的形成方法，其特征在于，所述阻挡层的材料为TiN、TaN其中的一种或两者的叠层结构。
8.如权利要求6所述的金属栅极的形成方法，其特征在于，在分别除去所述第一晶体管区和第二晶体管区的替代栅结构后，所述阻挡层仍覆盖在所述对应的栅介质层的表面。
9.如权利要求1所述的金属栅极的形成方法，其特征在于，所述替代栅结构的材料为多晶娃。
10.如权利要求1所述的金属栅极的形成方法，其特征在于，所述除去第一晶体管区的替代栅结构的方法包括湿法刻蚀或干法刻蚀。
11.如权利要求10所述的金属栅极的形成方法，其特征在于，所述除去第一晶体管区的替代栅结构的湿法刻蚀溶液为KOH溶液。
12.如权利要求10所述的金属栅极的形成方法，其特征在于，所述除去第一晶体管区的替代栅结构的干法刻蚀为物理和化学机理共同作用的干法刻蚀工艺。
13.如权利要求1所述的金属栅极的形成方法，其特征在于，所述第一金属栅极和第二金属栅极为单一覆层时，所述第一金属栅极和第二金属栅极的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
14.如权利要求1或6所述的金属栅极的形成方法，其特征在于，当所述第一金属栅极和第二金属栅极为多层堆叠结构时，所述第一金属栅极和第二金属栅极包括功能层和位于功能层表面的金属栅电极层。
15.如权利要求14所述的金属栅极的形成方法，其特征在于，所述功能层为阻挡层。
16.如权利要求14所述的金属栅极的形成方法，其特征在于，所述功能层包括:位于栅介质层表面的所述阻挡层、位于所述阻挡层表面的补充功能层。
17.如权利要求14所述的金属栅极的形成方法，其特征在于，所述功能层的材料为T1、Ta、TiN、TaN、TiAl、TaC、TaSiN 其中一种或几种。
18.如权利要求14所述的金属栅极的形成方法，其特征在于，所述金属栅电极层的材料为Al、Cu、Ag、Au、Pt、Ni其中一种或几种。
19.如权利要求1所述的金属栅极的形成方法，其特征在于，所述第一晶体管区为PMOS晶体管区，所述第二晶体管区为NMOS晶体管区。
20.如权利要 求1所述的金属栅极的形成方法，其特征在于，所述第一晶体管区为NMOS晶体管区，所述第二晶体管区为PMOS晶体管区。
全文摘要
一种金属栅极的形成方法，包括提供半导体衬底，所述半导体衬底包括第一晶体管区和第二晶体管区；在所述半导体衬底上形成替代栅结构，所述替代栅结构同时位于所述第一晶体管区和第二晶体管区内；对第一晶体管区的替代栅结构进行离子注入；利用四甲基氢氧化铵溶液除去未被离子注入的第二晶体管区的替代栅结构，形成第二沟槽，并在所述第二沟槽内形成第二金属栅极；除去被离子注入的第一晶体管区的替代栅结构，形成第一沟槽，并在所述第一沟槽内形成第一金属栅极。由于四甲基氢氧化铵溶液能选择性的刻蚀替代栅结构，而利用离子注入可很容易地实现垂直的沟槽侧壁，使得后续形成的金属栅极能满足工艺要求。
文档编号H01L21/28GK103107073SQ20111035795
公开日2013年5月15日 申请日期2011年11月11日 优先权日2011年11月11日
发明者何其旸 申请人:中芯国际集成电路制造(上海)有限公司