专利名称：先进方形扁平无引脚的封装方法及其封装结构的制作方法
技术领域：
本发明涉及半导体封装技术，尤其涉及一种先进方形扁平无引脚的封装方法及其封装结构。
背景技术：
当今电子消费产品的发展日新月异，表现出功能上集成度越来越高，体积越来越小，特别是电子产品的厚度在不断缩减，手机领域里智能移动电话的市场占有率节节攀升，已经超过普通手机的占有率，尤其以苹果iphone4以及Android系统的智能手机为主。现有的传统QFN封装(QFN，Quad Flat No-1ead的简称，方形扁平无引脚)采用铜合金框架进行穿透式刻蚀，局部使用半刻蚀，而后进行装片、打线、塑封、切割等一系列工艺步骤，最多只能实现两排交错式的引脚，导致单位面积内的输入输出端口数量少，有限面积内集成度低，无法满足单位尺寸内高集成度、多I/O连接数、小体积的封装要求。如果做芯片叠层封装，那就需要更多的外部I/o连接端口，更加达不到集成度方面的要求。
发明内容
本发明所要解决的技术问题是，克服现有的传统QFN封装方法存在着的单位面积内I/o数量少、集成度低、封装体积大的缺点。本发明旨在提供一种先进方形扁平无引脚(Advanced Quad Flat No-lead,简称为AQFN)的封装方法及其封装结构,其采用传统QFN封装技术并对其中的I/O连接方式进行改进，既可保留传统QFN的优势，又可实现四排甚至更多排的引脚，大大提高相同封装体积内的可集成度，或大大缩小相同I/O端口数量的实际封装体积。为了解决上述技术问题，本发明所提出的技术方案是:一种先进方形扁平无引脚的封装方法，其包括以下步骤:提供晶圆、芯片和引线框架；对引线框架进行半刻蚀，晶圆正面形成正态分布排列的引脚；减薄晶圆厚度到预定厚度，划片，在引线框架的小岛区域装入芯片，对芯片进行固化，再对装好芯片的引线框架进行清洗，以及引线键合；用塑封机进行塑封，并对引线框架中引脚与引脚之间通过半刻蚀步骤而形成的连筋进行湿法刻蚀，使得连筋断开，引脚与引脚之间分离，再进行清洗，清洗后进行电镀；和在塑封体表面进行打标，再切割引线框架，形成单体封装产品。进一步的，在不同实施方式中，其中引线框架为铜基材。进一步的，在不同实施方式中，其中引线框架的尺寸与传统QFN封装方法中的引线框架的尺寸一致。进一步的，在不同实施方式中，其中正态分布排列的引脚呈圆柱状。进一步的，在不同实施方式中，其中圆柱状的引脚，其直径为0.23mm，高度为
0.08mm。
进一步的，在不同实施方式中，其中所述封装方法在半刻蚀形成正态分布排列的弓I脚步骤之后，还包括将耐高温胶带贴覆在位于弓I线框架外部的焊盘之上。进一步的，在不同实施方式中，其中在所述装片步骤中，包括在引线框架的小岛区域装入单颗芯片或多芯片叠层。进一步的，在不同实施方式中，其中在所述装片步骤中，可以通过点胶或使用贴片薄膜的方式装入芯片。进一步的，本发明的又一个方面，还提供了一种由本发明涉及的先进方形扁平无引脚的封装方法得到的先进方形扁平无引脚的封装结构，其包括晶圆、芯片和引线框架，晶圆正面具有对引线框架半刻蚀及进一步湿法刻蚀之后形成的呈正态分布排列的引脚，芯片设置在引线框架的小岛区域且四周被引脚围绕，芯片和引脚之间通过引线连接。进一步的，在不同实施方式中，其中芯片可以是单颗芯片或多芯片叠层。本发明涉及的先进方形扁平无引脚的封装方法，不同于传统QFN封装方法之处主要在于，引进圆片制造的刻蚀技术，先对铜基材的引线框架进行半刻蚀，在引线框架的正面形成呈正态分布排列的圆柱状铜凸点作为其引脚，而后对引脚与引脚之间通过半刻蚀步骤形成的连筋进行湿法刻蚀，使得连筋断开，引脚与引脚之间分离，且不损伤塑封体。与现有技术相比，本发明的有益效果在于，本发明涉及的先进方形扁平无引脚的封装方法及其封装结构，通过改进I/o连接方式，既可以保留传统QFN的优势，又可以实现四排甚至更多排的引脚，最多可实现四百个I/O端口，大大提高了相同封装体积内的可集成度，或大大缩小相同I/O端口数量的实际封装体积。而且，本发明涉及的先进方形扁平无引脚的封装方法及其封装结构，既可以实现同样封装表面积内高集成度单芯片的要求，又可以实现芯片叠层封装的高输入输出的要求。本发明的其它有益效果还包括，较于传统QFN封装，本发明涉及的先进方形扁平无引脚的封装方法及其封装结构具有更好的电性能和散热性能，实现无铅化工艺以及极佳的共面性，同时还可以设置接地线，提高封装的电学应用范围。而较于BGA或LGA封装，本发明涉及的先进方形扁平无引脚的封装方法成本更低。
图1为本发明涉及的先进方形扁平无引脚的封装结构的背部示意图。
具体实施例方式下面结合附图详细说明本发明的具体实施方式
。在本发明涉及的先进方形扁平无引脚的封装方法的一个实施方式中，其包括以下步骤:首先，提供晶圆、芯片和铜基材的引线框架，其中引线框架的尺寸可以与传统QFN封装方法中的引线框架的尺寸一致，从而使得更换封装方法时能够采用同一套塑封模具，降低设备模具的投入成本；对引线框架进行半刻蚀，晶圆正面形成正态分布排列的圆柱状凸点引脚，引脚的直径为0.23mm，高度为0.08mm，将耐高温胶带贴覆在位于引线框架外部的焊盘之上，以防止后续塑封时塑封料溢胶而覆盖焊盘；
接着，减薄晶圆厚度到IOOum或其它满足高集成小型化封装要求的预定厚度，划片，在引线框架的小岛区域，通过点胶或使用贴片薄膜，装入单颗芯片或多芯片叠层，再用装片胶固化芯片，对装好芯片的引线框架进行等离子清洗，以及金丝键合；采用自动塑封机进行灌胶封装，撕去塑封体表面的耐高温胶带，在175°C下固化4小时；然后，对引线框架中引脚与引脚之间通过半刻蚀步骤而形成的连筋进行湿法刻蚀，使得连筋断开，引脚与引脚之间分离，再进行清洗，清洗后进行电镀纯锡；最后，在塑封体表面进行自动激光打标，再使用自动切割分选一体机切割引线框架，或先把整条弓I线框架贴在uv膜上再进行切割，通过人工分选形成单体封装产品。通过上述先进方形扁平无引脚的封装方法，形成本发明涉及的另一方面，即先进方形扁平无引脚的封装结构。请参图1，该先进方形扁平无引脚的封装结构，其包括晶圆、芯片和引线框架，晶圆正面具有对引线框架半刻蚀及进一步湿法刻蚀之后形成的呈正态分布排列的引脚20，芯片设置在引线框架的小岛区域10且四周被引脚20围绕，芯片和引脚20之间通过引线连接。其中，引线框架通常采用铜材，并且引线框架的尺寸可以与传统QFN封装方法中的引线框架的尺寸一致，从而使得更换封装方法时能够采用同一套塑封模具，降低设备模具的投入成本。另外，引脚20是圆柱状凸点引脚，引脚的直径为0.23mm,高度为0.08mm ;而芯片可以是单颗芯片，也可以是多芯片叠层。以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。
权利要求
1.一种先进方形扁平无引脚的封装方法，其特征在于:其包括以下步骤: 提供晶圆、芯片和引线框架； 对引线框架进行半刻蚀，晶圆正面形成正态分布排列的引脚； 减薄晶圆厚度到预定厚度，划片，在引线框架的小岛区域装入芯片，对芯片进行固化，再对装好芯片的引线框架进行清洗，以及引线键合； 用塑封机进行塑封，并对引线框架中引脚与引脚之间通过半刻蚀步骤而形成的连筋进行湿法刻蚀，使得连筋断开，引脚与引脚之间分离，再进行清洗，清洗后进行电镀；和 在塑封体表面进行打标，再切割引线框架，形成单体封装产品。
2.如权利要求1所述的封装方法，其特征在于:所述引线框架为铜基材。
3.如权利要求1或2所述的封装方法，其特征在于:所述引线框架的尺寸与传统QFN封装方法中的引线框架的尺寸一致。
4.如权利要求1所述的封装方法，其特征在于:所述正态分布排列的引脚呈圆柱状。
5.如权利要求4所述的封装方法，其特征在于:所述圆柱状的引脚，其直径为0.23mm，高度为0.08_。
6.如权利要求1所述的封装方法，其特征在于:所述封装方法在半刻蚀形成正态分布排列的引脚步骤之后，还包括将耐高温胶带贴覆在位于引线框架外部的焊盘之上。
7.如权利要求1所述的封装方法，其特征在于:所述装片步骤中，包括在引线框架的小岛区域装入单颗芯片或多芯片叠层。
8.如权利要求1或7所述的封装方法，其特征在于:所述装片步骤中，可以通过点胶或使用贴片薄膜的方式装入芯片。
9.一种采用权利要求1所述先进方形扁平无引脚的封装方法得到的封装结构，其特征在于:所述封装结构包括晶圆、芯片和引线框架，晶圆正面具有对引线框架半刻蚀及进一步湿法刻蚀之后形成的呈正态分布排列的引脚，芯片设置在引线框架的小岛区域且四周被引脚围绕，芯片和引脚之间通过引线连接。
10.如权利要求9所述的先进方形扁平无引脚的封装结构，其特征在于:所述芯片可以是单颗芯片或多芯片叠层。
全文摘要
本发明涉及一种先进方形扁平无引脚的封装方法及其封装结构，其封装方法包括有以下步骤提供晶圆、芯片和引线框架；对引线框架进行半刻蚀，晶圆正面形成正态分布排列的引脚；减薄晶圆厚度到预定厚度，划片，在引线框架的小岛区域装入芯片，对芯片进行固化，再对装好芯片的引线框架进行清洗，以及引线键合；用塑封机进行塑封，并对引线框架中引脚与引脚之间通过半刻蚀步骤而形成的连筋进行湿法刻蚀，使得连筋断开，引脚与引脚之间分离，再进行清洗，清洗后进行电镀；在塑封体表面进行打标，再切割引线框架，形成单体封装产品。本发明通过改进I/O连接方式，有效提高单位封装表面积内的I/O端口，从而提高了相同封装表面积内的可集成度。
文档编号H01L21/56GK103107098SQ201110359149
公开日2013年5月15日 申请日期2011年11月14日 优先权日2011年11月14日
发明者陈慧, 段志伟, 李晓燕 申请人:美新半导体(无锡)有限公司