导电插塞及形成方法

专利名称：导电插塞及形成方法
技术领域：
本发明涉及半导体制造技术，特别涉及一种与纳米线有源区相连接的导电插塞及形成方法。
背景技术：
随着半导体工艺技术的不断发展，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(⑶，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅极器件作为常规器件的替代得到了广泛的关注。多栅极场效应晶体管(Mult1-GateField Effect Transistor,MuGFET)是一种常见的多栅极器件，图1示出了现有技术的一种多栅极场效应晶体管的立体结构示意图。如图1所示，包括:半导体衬底(未图示)，位于所述半导体衬底上的多个平行的栅极10，若干根与半导体衬底平面平行的纳米线有源区12穿过所述栅极10，位于栅极10内的纳米线有源区12包裹有栅介质层(未图示)，覆盖在所述半导体衬底、栅极10表面的介质层20。对于所述多栅极场效应晶体管，每一根纳米线有源区12、栅极10和栅介质层构成一个MOS晶体管，即一个多栅极场效应晶体管具有与纳米线有源区数量相等的若干个沟道区。由于纳米线有源区的沟道厚度和宽度很小，使得多栅极场效应晶体管的栅极更接近沟道的各个部分，有助于晶体管栅极调制能力的增强，且采用围栅结构，栅极从各个方向对沟道进行调制，改善亚阈值特性，因此可以很好的抑制短沟道效应。且对于纳米线的沟道，由于量子限制效应，沟道内的载流子远离表面分布，载流子输送受表面散射和沟道横向电场影响小，可以获得较高的迁移率，有利于增大驱动电流，改善器件性能。关于多栅极器件的更多详细内容，请参见公开号为US2006/0216897A1和US2010/0068862A1的美国专利文献。但是由于所述多栅极场效应晶体管的纳米线有源区与半导体衬底平面平行，将所述纳米线有源区与现有工艺的金属互连层进行电学互连需要垂直于纳米线有源区的导电插塞，但直接形成导电插塞会使得不同高度的纳米线有源区电学连接在一起，不能独立的对每一根纳米线有源区对应的MOS晶体管进行控制。

发明内容
本发明解决的问题是提供一种与纳米线有源区相连接的导电插塞及形成方法，使得每一根纳米线有源区的两端都与现有工艺的金属互连层电学连接。为解决上述问题，本发明实施例提供了一种导电插塞，包括:半导体衬底，位于所述半导体衬底表面的栅极结构，贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，位于所述半导体衬底表面且覆盖栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；位于所述栅极结构两侧的凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；填充满所述凹槽的介质材料；位于所述介质材料内的导电插塞，各导电插塞与对应的纳米线有源区相连。可选的，位于凹槽侧壁的不同高度的纳米线有源区的刻蚀断面呈阶梯状排列。可选的，不同高度的所述纳米线有源区的长度从半导体衬底往上不断递减，使得与所述不同高度的纳米线有源区相连接的导电插塞不互相重叠。可选的，所述纳米线有源区内掺杂有杂质离子。可选的，所述凹槽截面为类半圆形或倒梯形。可选的，所述凹槽的最底部至介质层表面的距离比最低的纳米线有源区至介质层表面的距离大100A-1000A。可选的，还包括，位于所述凹槽表面的刻蚀阻挡层。可选的，所述刻蚀阻挡层的材料为氮化硅或氮氧化硅。可选的，所述刻蚀阻挡层具有压应力或拉应力。可选的，相邻高度的所述纳米线有源区之间的高度差与所述纳米线有源区直径之比的范围为1:1 5:1。可选的，所述纳米线有源区位于介质层总厚度的0% 50%的位置。可选的，所述纳米线有源区的剖面图形为圆形、三角形、正方形、长方形。本发明实施例还提供了一种导电插塞的形成方法，包括:提供半导体衬底，所述半导体衬底上形成有栅极结构和贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，在所述半导体衬底表面形成有覆盖所述栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；在所述凹槽内填充满介质材料；在所述凹槽内的介质材料中形成通孔，所述通孔暴露出对应的纳米线有源区的刻蚀断面；在所述通孔内形成导电插塞。可选的，所述凹槽的截面为类半圆形或倒梯形。可选的，形成所述凹槽的工艺包括:在所述介质层表面形成掩膜层，在所述掩膜层内形成开口，以具有所述开口的掩膜层为掩膜，对所述介质层和纳米线有源区进行刻蚀。可选的，所述开口的长度等于或大于所述贯穿同一栅极结构的所有纳米线有源区的最大宽度。可选的，当所述凹槽的截面为类半圆形时，所述开口到栅极结构的距离大于所述凹槽的半径。可选的，所述截面为类半圆形的凹槽的刻蚀工艺为各向同性的刻蚀。可选的，所述各向同性的刻蚀工艺为湿法刻蚀工艺。可选的，所述各向同性的刻蚀工艺为等离子体刻蚀。可选的，所述湿法刻蚀工艺具体包括:对所述介质层进行第一湿法刻蚀，形成截面为类半圆形的凹槽；对所述凹槽内暴露出的所述纳米线有源区进行第二湿法刻蚀；对所述凹槽内的介质层进行第三湿法刻蚀，直到暴露出所述纳米线有源区的刻蚀断面。可选的，所述湿法刻蚀工艺具体包括:利用对所述介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液同时对所述介质层和纳米线有源区进行湿法刻蚀，形成截面为类半圆形的凹槽。可选的，所述对介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液为氢氟酸、氨水、氟化铵、硝酸其中至少两种的混合溶液。可选的，所述对介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液为氢氟酸和硝酸的混合溶液，所述氢氟酸和硝酸的体积比的范围为1: 3 1: 9。可选的，还包括:在所述凹槽表面形成刻蚀阻挡层。可选的，形成所述通孔的方法包括:对所述纳米线有源区的刻蚀断面相对应的介质层表面的位置进行第一次干法刻蚀，直到暴露出所述刻蚀阻挡层；对所述刻蚀阻挡层进行第二次干法刻蚀，直到暴露出所述纳米线有源区的刻蚀断面。可选的，所述形成的刻蚀阻挡层具有拉应力或压应力。可选的，形成所述开口的方法包括光刻工艺、纳米压印工艺、自组装工艺其中一种。可选的，所述掩膜层为光刻胶层、硬掩膜层、共聚物、聚合物其中一种。可选的，所述纳米线有源区内掺杂有杂质离子。与现有技术相比，本发明实施例具有以下优点:在本发明实施例中，利用刻蚀工艺在所述栅极结构两侧的介质层中形成侧壁具有倾斜角度的凹槽，所述凹槽使所述纳米线有源区具有刻蚀断面，然后在所述凹槽内填充满介质材料，并在介质材料中形成导电插塞，各导电插塞与对应的纳米线有源区相连。由于凹槽的侧壁具有倾斜角度，不同高度的所述纳米线有源区的刻蚀断面呈阶梯状排列，每根纳米线有源区两端与金属互连层之间都有导电插塞电学连接，可以对每根纳米线有源区两端的电压、电流进行控制，有利于提高器件性能。进一步的，所述凹槽表面形成有刻蚀阻挡层，在对介质层进行刻蚀形成通孔时，由于刻蚀阻挡层的阻挡作用，对应于不同深度的第一干法刻蚀都会停止在所述刻蚀阻挡层表面，再利用第二干法刻蚀对所述刻蚀阻挡层表面进行刻蚀，形成通孔，只需要进行一次光刻工艺、两次干法刻蚀，减少了工艺步骤，且刻蚀时间容易控制。


图1是现有技术的一种多栅极场效应晶体管的立体结构示意图；图2至图8为现有技术的多栅极场效应晶体管的形成过程的结构示意图；图9是本发明实施例的导电插塞形成方法的流程示意图；图10至图18为本发明实施例的导电插塞形成过程的剖面结构示意图。
具体实施例方式现有技术形成所述多栅极场效应晶体管的方法具体包括:请参考图2，提供半导体衬底30，在所述半导体衬底30上交替形成锗硅层31、硅层32，在所述娃层32中惨杂有杂质尚子；
请参考图3和4，所述图4为图3的立体结构示意图，对部分区域的锗硅层31、硅层32进行刻蚀，形成鳍状的锗硅层31、硅层32的叠层结构；请参考图5，对所述锗硅层31进行湿法刻蚀，除去鳍状的锗硅层31、硅层32的叠层结构中的锗硅层31，所述锗硅层31之间的硅层形成纳米线有源区33，在所述纳米线有源区33表面形成栅介质层(未图示)；请参考图6，在具有纳米线有源区33的区域形成多晶硅材料34，所述多晶硅材料34覆盖纳米线有源区33且填充满纳米线有源区33之间的间隔空间；请参考图7，利用光刻刻蚀工艺对部分多晶硅材料34进行刻蚀，并利用湿法刻蚀除去未被栅极结构覆盖的纳米线有源区33表面的多晶硅材料34和栅介质层，暴露出纳米线有源区33，形成栅极结构35;请参考图8，在所述栅极结构35、纳米线有源区33表面形成层间介质层36，所述层间介质层36填充满所述纳米线有源区33之间的间隔区域。由于利用上述方法形成的多栅极场效应晶体管的纳米线有源区与半导体衬底平面平行，所述纳米线有源区不容易与现有工艺的金属互连层电学连接，即使利用导电插塞相连，每一根贯穿栅极结构的纳米线有源区两端也不能独立的与金属互连线相连，需要几根纳米线有源区共用同一根导电插塞，为此，发明人经过研究，提供了一种导电插塞及形成方法，所述导电插塞包括:提供半导体衬底，所述半导体衬底上形成有栅极结构和贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，在所述半导体衬底表面形成有覆盖所述栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；在所述凹槽内填充满介质材料；在所述凹槽内的介质材料中形成通孔，所述通孔暴露出对应的纳米线有源区的刻蚀断面；在所述通孔内形成导电插塞。由于所述凹槽的侧壁具有倾斜角度，且刻蚀所述凹槽使得所述纳米线有源区具有刻蚀断面，当所述纳米线有源区的高度不同时，所述纳米线有源区的刻蚀断面呈阶梯状排列，使得所述刻蚀断面在介质层表面对应的位置不重叠，在所述介质层表面对应的位置进行刻蚀形成导电插塞，所述导电插塞可以电学连接所述纳米线有源区和位于所述介质层表面的金属互连层。利用本发明实施例的导电插塞形成方法及对应的导电插塞可以非常容易地使所述纳米线有源区与现有工艺的金属互连层电学连接，且由于每根纳米线有源区两端都与金属互连层电学连接，可以对每根纳米线有源区两端的电压、电流进行控制，有利于提高器件性能。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。在本发明实施例中，所述高度为在垂直于所述半导体衬底表面的方向上，物体与所述半导体衬底表面之间的距离。其中，较高位置为相对远离所述半导体衬底表面的位置，较低位置为相对靠近所述半导体衬底表面的位置。本发明实施例首先提供了 一种导电插塞形成方法，请参考图2，为本发明实施例的导电插塞形成方法的流程示意图，包括:步骤S101，提供半导体衬底，所述半导体衬底上形成有栅极结构和贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，在所述半导体衬底表面形成有覆盖所述栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；步骤S102，对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；步骤S103，在所述凹槽内填充满介质材料；步骤S104，在所述凹槽内的介质材料中形成通孔，所述通孔暴露出对应的纳米线有源区的刻蚀断面；步骤S105，在所述通孔内形成导电插塞。图10至图18为本发明实施例的导电插塞形成过程的剖面结构示意图。请参考图10，提供半导体衬底100，所述半导体衬底100上形成有栅极结构110和贯穿所述栅极结构110且与半导体衬底100平行的若干纳米线有源区120，在所述半导体衬底100表面形成有覆盖所述栅极结构110和纳米线有源区120的介质层130，所述介质层130填充满纳米线有源区120之间的间隔空间。所述半导体衬底100为硅衬底、硅锗衬底、锗衬底其中的一种，所述半导体衬底100表面还可以形成若干外延层或应变硅层以提高半导体器件的电学性能。所述半导体衬底100表面形成有若干个栅极结构110，所述栅极结构110的底部与所述半导体衬底100表面接触，若干与半导体衬底100平行的纳米线有源区120贯穿所述栅极结构110。在本实施例中，所述相邻的栅极结构110平行，使得所述纳米线有源区120与栅极结构110垂直，有利于控制沟道区的长度。所述纳米线有源区120贯穿所述栅极结构110的部分与所述栅极结构110之间形成有栅介质层(未图示)，一根所述纳米线有源区120、所述纳米线有源区120表面的栅介质层、栅极结构110构成一个MOS晶体管，位于所述栅极结构110两侧的纳米线有源区120形成MOS晶体管的源/漏极，所述纳米线有源区120贯穿所述栅极结构110的部分为MOS晶体管的沟道区。所述纳米线有源区120贯穿所述栅极结构110的部分和所述纳米线有源区120贯穿介质层130的部分都掺杂有杂质离子，以降低沟道区的电阻，提高MOS晶体管的阈值电压，提高载流子的迁移率。在其他实施例中，所述纳米线有源区120贯穿所述栅极结构110的部分可以不掺杂，以减少沟道内杂质离散分布和库伦散射。且通过改变所述纳米线有源区120的掺杂离子的类型，控制最终形成的多栅极场效应晶体管为NMOS晶体管或PMOS晶体管。其中，所述纳米线有源区120的剖面图形为圆形、三角形、正方形、长方形等。所述介质层130位于所述半导体衬底100表面且覆盖所述栅极结构110和纳米线有源区120，所述介质层130填充满纳米线有源区120之间的间隔空间。后续工艺中，在所述介质层130表面形成金属互连层。所述纳米线有源区120利用所述导电插塞、金属互连层与外电路电学连接。所述栅极结构110的材料为多晶硅、金属或多晶硅和金属的化合物，所述栅介质层的材料为氧化硅或高K介质材料，所述纳米线有源区120的材料为硅、锗硅或锗等，所述介质层130的材料为氧化娃、正娃酸乙酯、氮化娃、低K材料其中的一种或几种,所述低K材料包括无定型碳、多孔材料等。
在其他实施例中，所述栅极结构位于所述介质层内，使得所述栅极结构的底部与半导体衬底不接触，若干与半导体衬底平行的纳米线有源区贯穿所述栅极结构和位于所述栅极结构两侧的介质层。在其他实施例中，所述栅极结构侧壁还形成有侧墙，所述侧墙可以避免在形成杂质掺杂的纳米线有源区时所述栅极结构侧壁被离子注入或造成损伤，影响器件性能。请参考图11，在所述介质层130表面形成掩膜层140，在所述掩膜层140内形成开n 145。所述具有开口 145的掩膜层140用于为后续的刻蚀形成截面为类半圆形的凹槽提供掩膜，所述截面为类半圆形包括半圆形、半椭圆形等，在本发明实施例中，所述凹槽是截面为半圆形的凹槽。在其他实施例中，后续形成的凹槽为截面为倒梯形的凹槽，相对应的，在所述介质层表面形成具有开口的掩膜层为刻蚀形成截面为倒梯形的凹槽提供掩膜。在本实施例中，所述开口 145的长度与栅极结构110的长度相等，使得利用所述开口 145为掩膜进行湿法刻蚀形成的截面为类半圆形的凹槽的长度等于或大于所述栅极结构110的长度，位于所述栅极结构110两侧的纳米线有源区120能全部被刻蚀断开，使所述纳米线有源区120具有刻蚀断面。其中，本发明实施例中提到的栅极结构的长度和开口的长度指的是与沟道区方向垂直的方向上的距离，即栅极结构较长边方向上的长度。在其他实施例中，所述开口 145的长度等于或大于贯穿同一栅极结构110的所有纳米线有源区120的最大宽度，所述宽度为栅极结构110长度方向上的距离，使得利用所述开口 145为掩膜进行湿法刻蚀形成的截面为类半圆形的凹槽的长度等于或大于所述贯穿同一栅极结构110的所有纳米线有源区120的最大宽度，位于所述栅极结构110两侧的纳米线有源区120能全部被刻蚀断开。为了附图的简便，在图11中示出的所述开口 145仅位于相邻的栅极结构110之间的位置，但具体实施例中，所述开口 145位于一个栅极结构110的两侧，使得后续形成的导电插塞与贯穿所述栅极结构110的所述纳米线有源区120的两端相连，实现对每根纳米线有源区两端的电压、电流进行控制。由于具有所述开口 145的掩膜层140是用来形成截面为类半圆形的凹槽，所述开口 145到任意一侧的栅极结构110的距离大于所述凹槽的半径，使得在形成所述截面为类半圆形的凹槽后，所述凹槽边缘与栅极结构的边缘还有一定的距离，避免刻蚀工艺对所述栅极结构110造成损伤。所述掩膜层140可以为光刻胶层、硬掩膜层、共聚物、聚合物其中一种。当所述掩膜层140为光刻胶层时，所述掩膜层140的形成工艺为光刻工艺，包括:在所述介质层表面形成光刻胶薄膜(未图示)，对所述光刻胶薄膜进行曝光显影，形成具有开口 145的掩膜层140。当所述掩膜层140为硬掩膜层时，所述掩膜层140的形成工艺为光刻和刻蚀工艺，包括:在所述介质层130表面形成硬掩膜薄膜，所述硬掩膜薄膜为氮化硅、氮氧化硅、金属等；在所述硬掩膜薄膜表面形成光刻胶薄膜，对所述光刻胶薄膜进行曝光显影，形成具有开口 145的图形的光刻胶层；以所述具有开口 145的图形的光刻胶层为掩膜，对所述硬掩膜薄膜进行干法刻蚀，直到暴露出所述介质层130，形成具有开口 145的掩膜层140。
当所述掩膜层140为聚合物时，所述掩膜层140的形成工艺为纳米压印工艺，具体为:在所述介质层130表面形成聚合物薄膜，所述聚合物薄膜为聚甲基丙烯酸甲酯(PMMS)，利用形成有开口 145的图形的模具对所述聚甲基丙烯酸甲酯薄膜进行热压印，进行图形转移，然后用干法刻蚀形成具有开口 145的聚合物层；或者在所述介质层130表面形成聚合物，所述聚合物为聚二甲基硅氧烷(PDMS)的单体溶液，利用形成有开口 145的图形的透光模具压印到所述聚合物表面，对所述聚合物进行紫外线曝光，透过所述模具的紫外线使得压印区域的聚合物发生聚合和固化成型，进行图形转移，然后用干法刻蚀形成具有开口 145的聚合物层；或者将所述聚合物倒入具有一定图形的模具中，所述聚合物为聚二甲基硅氧烷(PDMS)的单体溶液，通过固化形成具有开口 145图形的聚合物薄膜，在所述介质层130表面镀金，将所述具有开口 145图形的聚合物薄膜放置在所述镀金的介质层130表面，所述具有开口 145图形的聚合物薄膜和所述镀金的介质层130表面之间沾有硫醇溶液，由于所述硫醇溶液与金发生反应，使得所述具有开口 145的聚合物薄膜自组装地形成所述介质层130表面，并利用湿法刻蚀除去暴露出的金薄膜。当所述掩膜层140为共聚物时，所述掩膜层140的形成工艺为自组装(DSA)工艺，包括:在所述介质层130表面形成嵌段共聚物，所述共聚物包括两种材料，一种材料的形状和尺寸对应于所述开口 145的图形，另一种材料的形状和尺寸对应于所述掩膜层140的其余区域，通过一定的反应条件实现自组装，形成具有开口 145的共聚物薄膜。在本实施例中，所述共聚物为聚苯乙烯与4-乙烯基吡啶嵌段共聚物(PS-b-P4VP)，所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层包括聚4-乙烯基吡啶和聚苯乙烯，所述聚苯乙烯的形状和尺寸对应于所述开口 145，所述聚4-乙烯基吡啶的形状和尺寸对应于所述掩膜层140的其余区域，将所述聚苯乙烯与4-乙烯基吡啶嵌段共聚物层暴露在正硅酸乙酯(TEOS)和水蒸气的气氛中，由于聚4-乙烯基卩比唳的卩比唳很容易被质子化(protonated),而质子化的聚4-乙烯基吡啶可以作为TEOS水解的催化剂，因此在所述聚4-乙烯基吡啶表面形成氧化硅层，以所述氧化硅层为掩膜，对所述聚苯乙烯进行刻蚀，形成具有开口 145的掩膜层140。请参考图12，对所述栅极结构110两侧的介质层130和纳米线有源区120进行刻蚀，形成截面为类半圆形的凹槽135，所述凹槽135使所述纳米线有源区120具有刻蚀断面。为了使得所述纳米线有源区120能与金属互连层电学连接，需要将所述纳米线有源区120与导电插塞相连接，通过所述导电插塞使得所述纳米线有源区120与金属互连层电学连接。且为了使得每一根纳米线有源区120都能与金属互连层独立的电学连接，需要将每一根贯穿所述栅极结构110的纳米线有源区120的两端连接有导电插塞，但由于现有技术中的多栅极场效应晶体管形成有多根纳米线有源区120，所述纳米线有源区120通常呈矩阵排列，使得存在若干根纳米线有源区120位于同一纵向方向上。请参考图12，在本实施例中，纳米线有源区121、122、123位于同一垂直于半导体衬底表面的方向上，如果通过垂直于介质层平面的导电插塞与纳米线有源区121相连时，所述导电插塞也会与纳米线有源区122、123相连，使得一个导电插塞与3根纳米线有源区121、122、123电学连接，不能独立地控制每一根纳米线有源区对应的MOS晶体管。因此需要将所述纳米线有源区120形成不同位置的刻蚀断面，所述刻蚀断面在后续工艺中用于与导电插塞电学连接。当所述纳米线有源区120位于不同高度时，所述不同高度的纳米线有源区120的刻蚀断面呈阶梯状排列。位于较高位置的纳米线有源区比位于较低位置的纳米线有源区在所述栅极结构两侧的介质层130内的长度较短，当所述导电插塞与对应的纳米线有源区相连接时，与所述不同高度的纳米线有源区相连接的导电插塞不互相重叠。为了能获得所述阶梯状的刻蚀断面，需要对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成侧壁具有倾斜角度的凹槽。所述凹槽135为截面为类半圆形的凹槽或截面为倒梯形的凹槽。在本发明实施例中，所述凹槽135为截面为半圆形的凹槽。在本发明实施例中，采用各向同性的刻蚀工艺对所述介质层130和纳米线有源区120进行刻蚀，形成截面为类半圆形的凹槽135，所述截面为类半圆形的凹槽135的侧壁与半导体衬底平面具有倾斜角度，使得所述纳米线有源区120的刻蚀断面呈阶梯状排列。在其他实施例中，采用湿法刻蚀、干法刻蚀或两者的混合作用对所述介质层和纳米线有源区进行刻蚀，形成截面为倒梯形的凹槽，所述截面为倒梯形的凹槽的侧壁与半导体衬底平面具有倾斜角度，使得所述纳米线有源区的刻蚀断面呈阶梯状排列。在本实施例中，所述各向同性的刻蚀工艺为湿法刻蚀，在其他实施例中，所述各向同性的刻蚀工艺为等离子体刻蚀。由于湿法刻蚀溶液或等离子体的刻蚀基团只能通过所述开口 145与介质层130接触，以所述开口 145的位置为圆心进行横向和纵向的刻蚀，形成一个截面为半圆形的凹槽135，所述凹槽135包括一半圆柱形部分和位于所述半圆柱形两底面的四分之一球形部分，其中图12中的剖面图形的位置对应于所述半圆柱形部分。为了使得所述纳米线有源区120都被刻蚀断开形成刻蚀断面，所述凹槽135的刻蚀半径大于最低的纳米线有源区至介质层表面的距离，在本实施例中，所述截面为类半圆形的凹槽135的半径比最低的纳米线有源区121至介质层130表面的距离大100A 1000A。在其他实施例中，所述凹槽135的最底部至介质层130表面的距离比最低的纳米线有源区120至介质层130表面的距离大100A 1000A。为了避免后续形成的导电插塞之间的距离太小，特别是当位于同一纵向方向的纳米线有源区120的高度差不够大时，更容易使得后续形成的导电插塞之间的距离太小，使得导电插塞的位置重叠，因此，位于同一纵向方向的纳米线有源区120的高度差大于所述纳米线有源区120的直径，相邻高度的所述纳米线有源区之间的高度差与所述纳米线有源区直径之比的范围为1:1 5:1。当所述纳米线有源区120位于介质层130总厚度的50% 100%的位置时，即使所述相邻高度的所述纳米线有源区之间的高度差足够大，后续形成的导电插塞之间的距离仍太小，使得导电插塞的位置重叠，因此，所述纳米线有源区120位于介质层130总厚度的0% 50%的位置。所述介质层130总厚度的0%的位置为所述半导体衬底100表面，所述介质层130总厚度的100%的位置为所述介质层130表面。利用湿法刻蚀形成所述截面为类半圆形的凹槽135的具体工艺包括:利用对所述介质层130和纳米线有源区120的刻蚀选择比为1:1的刻蚀溶液同时对所述介质层130和纳米线有源区120进行湿法刻蚀，形成截面为半圆形的凹槽135。由于所述刻蚀溶液对所述介质层130和纳米线有源区120的刻蚀选择比为1: 1，使得所述介质层130和纳米线有源区120可以同时被刻蚀掉，形成的所述凹槽135使所述纳米线有源区120具有刻蚀断面，使得最终所述不同纳米线有源区120与导电插塞的连接位置位于所述半圆柱形的圆弧表面。所述对介质层130和纳米线有源区120的刻蚀选择比为1:1的刻蚀溶液为氢氟酸、氨水、氟化铵(NH4F)、硝酸其中至少两种的混合溶液。在本实施例中，所述对介质层130和纳米线有源区120的刻蚀选择比为1:1的刻蚀溶液为氢氟酸和硝酸的混合溶液，所述氢氟酸和硝酸的体积比的范围为1: 3 1: 9。在另一实施例中，利用湿法刻蚀形成所述截面为类半圆形的凹槽135的具体工艺包括:请参考图13，对所述介质层130进行第一湿法刻蚀，形成截面为类半圆形的凹槽135，部分所述纳米线有源区120暴露在所述凹槽135内；请参考图14，对所述凹槽135内暴露出的所述纳米线有源区120进行第二湿法刻蚀；请参考图12，对所述凹槽135的内表面进行第三湿法刻蚀，直到暴露出所述纳米线有源区120的刻蚀断面。利用第一湿法刻蚀形成所述截面为类半圆形的凹槽135后，部分所述纳米线有源区120被暴露出来且横跨在所述凹槽135内表面，当进行第二湿法刻蚀时，由于所述第二湿法刻蚀为各向同性，除了刻蚀暴露出来的所述纳米线有源区120，还会对与凹槽135内表面接触的纳米线有源区120进行刻蚀，当所述暴露出来的纳米线有源区120被刻蚀掉后，所述位于凹槽135内表面的纳米线有源区120被过刻蚀，所述纳米线有源区120的刻蚀断面在介质层130内。当利用导电插塞与所述纳米线有源区120相连接时，可能会使得所述纳米线有源区120和导电插塞没有接触，影响电学连接。为此，在进行第二湿法刻蚀后，对所述凹槽135的内表面进行第三湿法刻蚀，暴露出所述纳米线有源区120的刻蚀断面，有利于后续工艺中导电插塞与纳米线有源区电学连接。所述第一湿法刻蚀和第三湿法刻蚀的刻蚀溶液相同，为对所述介质层130和纳米线有源区120具有高刻蚀选择比的刻蚀溶液，例如氢氟酸。所述第二湿法刻蚀的刻蚀溶液为对所述纳米线有源区120和介质层130具有高刻蚀选择比的刻蚀溶液，例如硝酸、氢氧化钾等。在本实施例中，使用体积比为1: 6的HF/HN03的溶液在23°C的温度下对所述纳米线有源区进行蚀刻。请一并参考图12和图15，除去所述掩膜层140，在所述凹槽135内表面形成刻蚀阻挡层150。除去所述掩膜层140的工艺包括灰化、刻蚀工艺等，除去所述掩膜层140后，暴露出所述凹槽135和介质层130。所述刻蚀阻挡层150的作用为:后续在形成不同深度的通孔时，在先刻蚀介质层形成通孔时都会停止在所述刻蚀阻挡层150表面，不需要考虑不同深度对应的刻蚀时间，只需保证最深的通孔对应的刻蚀阻挡层150表面已经暴露，然后对同一厚度的刻蚀阻挡层150进行刻蚀，暴露出相对应的所述纳米线有源区120的刻蚀断面，只需要进行一次光刻工艺、两次干法刻蚀，较少了工艺步骤，且刻蚀时间容易控制。由于所述具有倾斜侧壁的凹槽为截面为类半圆形的凹槽或截面为倒梯形的凹槽，形成于所述凹槽表面的刻蚀阻挡层的截面形状也为类半圆形或倒梯形。利用沉积工艺在所述凹槽的表面形成刻蚀阻挡层，使得所述纳米线有源区的刻蚀断面位于所述刻蚀阻挡层的下表面，使得最终形成的所述不同纳米线有源区与导电插塞的连接位置位于所述截面为半圆形的刻蚀阻挡层的下表面或位于截面为倒梯形的刻蚀阻挡层的下表面。所述沉积工艺包括低压化学气相沉积(APCVD)、等离子体增强化学气相沉积(PECVD)等，所述刻蚀阻挡层150的材料为氮化硅、氮氧化硅其中一种或两种。在其他实施例中，还可以形成具有压应力或拉应力的刻蚀阻挡层150，通过改变所述纳米线有源区120的晶格常数改变所述纳米线有源区120内的载流子迁移率，可以提升半导体器件的性能。请一并参考图15和图16，在所述凹槽135内填充满介质材料132。
所述介质材料132与介质层130的材料可以相同，也可以不同。在本实施例中，所述介质材料132与介质层130的材料相同，为氧化娃、正娃酸乙酯、低K材料其中的一种。所述介质材料132的形成工艺包括:采用沉积工艺在所述凹槽135和介质层130表面内形成介质材料132，所述介质材料132填充满所述凹槽135 ;对所述介质材料132进行化学机械抛光，使得所述介质层130表面平坦，所述介质层130包括位于所述凹槽135内的介质材料132。在另一实施例中，除去所述掩膜层后，直接在所述凹槽内填充满介质材料，不需要在所述凹槽内形成刻蚀阻挡层。请参考图17，在所述凹槽内的介质材料132中形成通孔160，所述通孔160暴露出对应的纳米线有源区120的刻蚀断面。由于所述不同高度的纳米线有源区120的刻蚀断面呈阶梯状排列，不同的纳米线有源区120的刻蚀断面在介质层130表面相对应的位置各不相同，通过对所述介质层130表面相对应的位置进行干法刻蚀，形成通孔160，所述通孔160的底部暴露出所述纳米线有源区120的刻蚀断面。由于所述通孔160与纳米线有源区120垂直，后续形成的导电插塞可以连接平行的金属互连层和纳米线有源区120，实现金属互连层和纳米线有源区120电学连接。在本实施例中，形成所述通孔160的工艺包括:在所述介质层130表面形成图形化的光刻胶层(未图示)，所述光刻胶图形对应于通孔160在介质层130内的位置；以所述图形化的光刻胶层为掩膜，对所述介质层130进行第一干法刻蚀，所述第一干法刻蚀终止于所述刻蚀阻挡层150 ;对所述刻蚀阻挡层150进行第二干法刻蚀，形成通孔160，所述通孔160暴露出所述纳米线有源区120的刻蚀断面。所述光刻胶图形中通孔的位置与凹槽的形状、深度、纳米线有源区与介质层表面之间的距离、纳米线有源区之间的距离相关，通过控制所述凹槽的深度、纳米线有源区与介质层表面之间的距离、纳米线有源区之间的距离，确定所述光刻胶图形中通孔的位置。虽然不同纳米线有源区120对应的通孔160的深度不同，但由于本实施例中介质层130内形成有刻蚀阻挡层130，所述第一干法刻蚀都会停止在刻蚀阻挡层150的表面，然后再对所述刻蚀阻挡层150进行第二干法刻蚀，暴露出所述纳米线有源区120的刻蚀断面，只需要进行一次光刻工艺、两次干法刻蚀，减少了工艺步骤，且刻蚀时间容易控制。在其他实施例中，当所述介质层内未形成有刻蚀阻挡层时，由于不同高度的纳米线有源区对应的通孔的深度不同，不同深度的通孔需要分别进行干法刻蚀，每个通孔暴露出对应的纳米线有源区的刻蚀断面。请一并参考图17和图18，在所述通孔160内形成导电插塞165。形成所述导电插塞165的工艺包括:采用化学气相沉积工艺或物理气相沉积工艺在所述通孔160内和介质层130表面形成导电材料层，并对所述导电材料层进行化学机械抛光直到暴露出所述介质层130，形成导电插塞165。所述导电材料层的材料为铜、钨、铝、钛、钽、氮化钛、氮化钽等导电材料。由于所述形成导电插塞的工艺为本领域技术人员的公知技术，在此不作详述。后续的，在所述介质层130和导电插塞165表面形成金属互连层，使得所述每一根纳米线有源区的两端都能与金属互连层电学连接。由于每根纳米线有源区两端都与金属互连层电学连接，可以对每根纳米线有源区两端的电压、电流进行控制，有利于提高器件性倉泛。在其他实施例中，所述金属互连层可以与导电插塞一起利用双大马士革工艺同时形成，由于双大马士革工艺为本领域技术人员的公知技术，在此不作详述。据此，本发明实施例还提供了一种导电插塞，请参考图18，包括:半导体衬底100，位于所述半导体衬底100表面的栅极结构110，贯穿所述栅极结构110且与半导体衬底100平行的若干纳米线有源区120，位于所述半导体衬底100表面且覆盖栅极结构110和纳米线有源区120的介质层130，所述介质层130填充满纳米线有源区120之间的间隔空间；位于所述栅极结构110两侧的凹槽135(请参考图12)，所述凹槽135的侧壁具有倾斜角度，且所述凹槽135使所述纳米线有源区120具有刻蚀断面；填充满所述凹槽135的介质材料132 ；位于所述介质材料132内的导电插塞165,各导电插塞165与对应的纳米线有源区120相连。具体的，所述半导体衬底100为硅衬底、硅锗衬底、锗衬底其中的一种，所述半导体衬底100表面还可以形成若干外延层或应变硅层以提高半导体器件的电学性能。所述半导体衬底100表面形成有若干个栅极结构110。所述栅极结构110的材料为多晶硅、金属或多晶硅和金属的化合物。所述栅极结构110的底部与所述半导体衬底100表面接触，若干与半导体衬底100平行的纳米线有源区120贯穿所述栅极结构110，所述纳米线有源区120的材料为硅、锗硅或锗。所述纳米线有源区120的剖面图形为圆形、三角形、正方形、长方形等。在其他实施例中，所述栅极结构位于所述介质层内，使得所述栅极结构的底部与半导体衬底不接触，若干与半导体衬底平行的纳米线有源区贯穿所述栅极结构和位于所述栅极结构两侧的介质层。在其他实施例中，所述栅极结构侧壁还形成有侧墙，所述侧墙可以避免在形成杂质掺杂的纳米线有源区时所述栅极结构侧壁被离子注入或造成损伤，影响器件性能。若干纳米线有源区120贯穿所述栅极结构110且每一根所述纳米线有源区120的两端连接有导电插塞165。相邻高度的纳米线有源区120的高度差大于所述纳米线有源区120的直径，相邻高度的所述纳米线有源区之间的高度差与所述纳米线有源区直径之比的范围为1:1 5:1。且所述纳米线有源区120位于介质层130总厚度的0% 50%的位置，其中，所述介质层130总厚度的0%的位置为所述半导体衬底100表面。所述纳米线有源区120贯穿所述栅极结构110的部分与所述栅极结构110之间形成有栅介质层(未图示)，所述栅介质层的材料为氧化硅或高K介质材料。一根所述纳米线有源区120、所述纳米线有源区120表面的栅介质层、栅极结构110构成一个MOS晶体管，位于所述栅极结构110两侧的纳米线有源区120形成MOS晶体管的源/漏极，所述纳米线有源区120贯穿所述栅极结构110的部分为MOS晶体管的沟道区。所述纳米线有源区120贯穿所述栅极结构110的部分和所述纳米线有源区120贯穿介质层130的部分都掺杂有杂质离子，以降低沟道区的电阻，提高MOS晶体管的阈值电压，提高载流子的迁移率。在其他实施例中，所述纳米线有源区120贯穿所述栅极结构110的部分可以不掺杂，以减少沟道内杂质离散分布和库伦散射。且通过改变所述纳米线有源区120的掺杂离子的类型，控制最终形成的多栅极场效应晶体管为NMOS晶体管或PMOS晶体管。所述介质层130位于所述半导体衬底100表面且覆盖所述栅极结构110和纳米线有源区120。所述介质层130的材料为氧化硅、正硅酸乙酯、氮化硅、低K材料其中的一种或几种，所述低K材料包括无定型碳、多孔材料等。所述栅极结构110两侧的介质层130内还形成凹槽135 (请参考图12)，所述凹槽135内填充满介质材料132，所述介质材料132与介质层130的材料可以相同也可以不同。在本实施例中，所述介质材料132与介质层130的材料相同。为了避免一个导电插塞与位于不同高度的纳米线有源区120连接时，所述导电插塞同时与位于不同高度的纳米线有源区120连接，所述不同高度的纳米线有源区120与导电插塞的连接位置呈阶梯状排列。因此，所述栅极结构110两侧的凹槽135的侧壁具有倾斜角度，使得当所述纳米线有源区位于不同高度时，所述不同高度的纳米线有源区的刻蚀断面呈阶梯状排列。不同高度的所述纳米线有源区120的长度从半导体衬底100往上不断递减，使得与所述不同高度的纳米线有源区120相连接的导电插塞165不互相重叠。所述凹槽135为截面为倒梯形的凹槽或截面为类半圆形的凹槽。在本发明实施例中，所述栅极结构110两侧的介质层130内形成有截面为类半圆形的凹槽135 (请参考图12)，所述凹槽135内填充满介质材料132。所述凹槽135的刻蚀半径大于最低的纳米线有源区至介质层表面的距离，在本实施例中，所述半圆柱形的凹槽135的半径比最低的纳米线有源区至介质层130表面的距离大100A 1000A。在其他实施例中，所述凹槽的最底部至介质层表面的距离比最低的纳米线有源区至介质层表面的距离大 100A 1000A。在本实施例中，请参考图18，所述凹槽表面还形成有刻蚀阻挡层150。由于所述具有倾斜侧壁的凹槽为截面为倒梯形的凹槽或截面为类半圆形的凹槽，形成于所述凹槽表面的刻蚀阻挡层截面形状也为类半圆形或倒梯形，使得所述纳米线有源区的刻蚀断面位于所述刻蚀阻挡层的下表面。所述刻蚀阻挡层150的材料为氮化硅、氮氧化硅其中一种或两种。在其他实施例中，所述刻蚀阻挡层150具有压应力或拉应力，通过应力作用改变所述纳米线有源区120的晶格常数改变所述纳米线有源区120内的载流子迁移率，可以提升半导体器件的性能。在其他实施例中，所述介质层内未形成有刻蚀阻挡层，所述凹槽内直接填充满介质材料。所述不同纳米线有源区120与导电插塞165的连接位置位于所述类半圆柱形的凹槽135的表面，呈阶梯状排列。综上，在本发明实施例中，利用刻蚀工艺在所述栅极结构两侧的介质层中形成侧壁具有倾斜角度的凹槽，所述凹槽使所述纳米线有源区具有刻蚀断面，然后在所述凹槽内填充满介质材料，并在介质材料中形成导电插塞，各导电插塞与对应的纳米线有源区相连。由于凹槽的侧壁具有倾斜角度，不同高度的所述纳米线有源区的刻蚀断面呈阶梯状排列，每根纳米线有源区两端与金属互连层之间都有导电插塞电学连接，可以对每根纳米线有源区两端的电压、电流进行控制，有利于提高器件性能。进一步的，所述凹槽表面形成有刻蚀阻挡层，在对介质层进行刻蚀形成通孔时，由于刻蚀阻挡层的阻挡作用，对应于不同深度的第一干法刻蚀都会停止在所述刻蚀阻挡层表面，再利用第二干法刻蚀对所述刻蚀阻挡层表面进行刻蚀，形成通孔，只需要进行一次光刻工艺、两次干法刻蚀，减少了工艺步骤，且刻蚀时间容易控制。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种导电插塞，其特征在于，包括: 半导体衬底，位于所述半导体衬底表面的栅极结构，贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，位于所述半导体衬底表面且覆盖栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间； 位于所述栅极结构两侧的凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面； 填充满所述凹槽的介质材料； 位于所述介质材料内的导电插塞，各导电插塞与对应的纳米线有源区相连。
2.如权利要求1所述的导电插塞，其特征在于，位于凹槽侧壁的不同高度的纳米线有源区的刻蚀断面呈阶梯状排列。
3.如权利要求2所述的导电插塞，其特征在于，不同高度的所述纳米线有源区的长度从半导体衬底往上不断递减，使得与所述不同高度的纳米线有源区相连接的导电插塞不互相重叠。
4.如权利要求1至3任一项所述的导电插塞，其特征在于，所述纳米线有源区内掺杂有杂质尚子。
5.如权利要求1所述的导电插塞，其特征在于，所述凹槽截面为类半圆形或倒梯形。
6.如权利要求1所述的导电插塞，其特征在于，所述凹槽的最底部至介质层表面的距离比最低的纳米线有源区至介质层表面的距离大IOOA 1000A。
7.如权利要求1所述的导电插塞，其特征在于，还包括，位于所述凹槽表面的刻蚀阻挡层。
8.如权利要求7所述的导电插塞，其特征在于，所述刻蚀阻挡层的材料为氮化硅或氮氧化硅。
9.如权利要求7所述的导电插塞，其特征在于，所述刻蚀阻挡层具有压应力或拉应力。
10.如权利要求1所述的导电插塞，其特征在于，相邻高度的所述纳米线有源区之间的高度差与所述纳米线有源区直径之比的范围为1:1 5:1。
11.如权利要求1所述的导电插塞，其特征在于，所述纳米线有源区位于介质层总厚度的0% 50%的位置。
12.如权利要求1所述的导电插塞，其特征在于，所述纳米线有源区的剖面图形为圆形、三角形、正方形、长方形。
13.—种导电插塞的形成方法,其特征在于,包括: 提供半导体衬底，所述半导体衬底上形成有栅极结构和贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，在所述半导体衬底表面形成有覆盖所述栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间； 对所述栅极结构两侧的介质层和纳米线有源区进行刻蚀，形成凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面； 在所述凹槽内填充满介质材料； 在所述凹槽内的介质材料中形成通孔，所述通孔暴露出对应的纳米线有源区的刻蚀断面； 在所述通孔内形成导电插塞。
14.如权利要求13所述的导电插塞的形成方法，其特征在于，所述凹槽的截面为类半圆形或倒梯形。
15.如权利要求14所述的导电插塞的形成方法，其特征在于，形成所述凹槽的工艺包括:在所述介质层表面形成掩膜层，在所述掩膜层内形成开口，以具有所述开口的掩膜层为掩膜，对所述介质层和纳米线有源区进行刻蚀。
16.如权利要求15所述的导电插塞的形成方法，其特征在于，所述开口的长度等于或大于所述贯穿同一栅极结构的所有纳米线有源区的最大宽度。
17.如权利要求15所述的导电插塞的形成方法，其特征在于，当所述凹槽的截面为类半圆形时，所述开口到栅极结构的距离大于所述凹槽的半径。
18.如权利要求15所述的导电插塞的形成方法，其特征在于，所述截面为类半圆形的凹槽的刻蚀工艺为各向同性的刻蚀。
19.如权利要求18所述的导电插塞的形成方法，其特征在于，所述各向同性的刻蚀工艺为湿法刻蚀工艺。
20.如权利要求18所述的导电插塞的形成方法，其特征在于，所述各向同性的刻蚀工艺为等离子体刻蚀。
21.如权利要求19所述的导电插塞的形成方法，其特征在于，所述湿法刻蚀工艺具体包括:对所述介质层进行第一湿法刻蚀，形成截面为类半圆形的凹槽；对所述凹槽内暴露出的所述纳米线有源区进行第二湿法刻蚀；对所述凹槽内的介质层进行第三湿法刻蚀，直到暴露出所述纳米线有源区的刻蚀断面。
22.如权利要求19所述的导电插塞的形成方法，其特征在于，所述湿法刻蚀工艺具体包括:利用对所述介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液同时对所述介质层和纳米线有源区进行湿法刻蚀`，形成截面为类半圆形的凹槽。
23.如权利要求22所述的导电插塞的形成方法，其特征在于，所述对介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液为氢氟酸、氨水、氟化铵、硝酸其中至少两种的混合溶液。
24.如权利要求23所述的导电插塞的形成方法，其特征在于，所述对介质层和纳米线有源区的刻蚀选择比为1:1的刻蚀溶液为氢氟酸和硝酸的混合溶液，所述氢氟酸和硝酸的体积比的范围为1: 3 1: 9。
25.如权利要求13所述的导电插塞的形成方法，其特征在于，还包括:在所述凹槽表面形成刻蚀阻挡层。
26.如权利要求25所述的导电插塞的形成方法，其特征在于，形成所述通孔的方法包括:对所述纳米线有源区的刻蚀断面相对应的介质层表面的位置进行第一次干法刻蚀，直到暴露出所述刻蚀阻挡层；对所述刻蚀阻挡层进行第二次干法刻蚀，直到暴露出所述纳米线有源区的刻蚀断面。
27.如权利要求25所述的导电插塞的形成方法，其特征在于，所述形成的刻蚀阻挡层具有拉应力或压应力。
28.如权利要求15所述的导电插塞的形成方法，其特征在于，形成所述开口的方法包括光刻工艺、纳米压印工艺、自组装工艺其中一种。
29.如权利要求15所述的导电插塞的形成方法，其特征在于，所述掩膜层为光刻胶层、硬掩膜层、共聚物、聚合物其中一种。
30.如权利要求13所述的导电插塞的形成方法，其特征在于，所述纳米线有源区内掺杂有杂质尚子 。
全文摘要
一种导电插塞，包括半导体衬底，位于所述半导体衬底表面的栅极结构，贯穿所述栅极结构且与半导体衬底平行的若干纳米线有源区，位于所述半导体衬底表面且覆盖栅极结构和纳米线有源区的介质层，所述介质层填充满纳米线有源区之间的间隔空间；位于所述栅极结构两侧的凹槽，所述凹槽的侧壁具有倾斜角度，且所述凹槽使所述纳米线有源区具有刻蚀断面；填充满所述凹槽的介质材料；位于所述介质材料内的导电插塞，各导电插塞与对应的纳米线有源区相连。由于不同高度的所述纳米线有源区的刻蚀断面呈阶梯状排列，每根纳米线有源区两端与金属互连层之间都有导电插塞电学连接，可以对每根纳米线有源区两端的电压、电流进行控制，有利于提高器件性能。
文档编号H01L23/522GK103117266SQ20111036607
公开日2013年5月22日 申请日期2011年11月17日 优先权日2011年11月17日
发明者何其旸 申请人:中芯国际集成电路制造(上海)有限公司