一种图形化全耗尽绝缘体上Si/NiSi₂衬底材料及其制备方法

专利名称：一种图形化全耗尽绝缘体上Si/NiSi₂衬底材料及其制备方法
技术领域：
本发明属于半导体领域，特别是涉及一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法。
背景技术：
BiCMOS是继CMOS后的新一代高性能VLSI工艺。CMOS以低功耗、高密度成为80年VLSI的主流工艺。随着尺寸的逐步缩小，电路性能不断得到提高，但是当尺寸降到Ium以下时，由于载流子速度饱和等原因，它的潜力受到很大的限制。把CMOS和Bipolar集成在同一芯片上，其基本思想是以CMOS器件为主要单元电路，而在要求驱动大电容负载之处加入双极器件或电路，发挥各自的优势，克服缺点，可以使电路达到高速度、低功耗。因此BiCMOS电路既具有CMOS电路高集成度、低功耗的优点，又获得了双极电路高速、强电流驱动能力的优势。SOI (Silicon-On-1nsulator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。SOI结构可以实现MOS数字电路芯片上电路元件之间的全介质隔离；SOI加上深槽隔离，也可使双极或BiCMOS模拟和混合信号电路芯片上的元件实现全介质隔离。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。传统的SOI衬底包括背衬底，绝缘层以及绝缘层上的顶层硅，一般的SOI双极电路、BiCMOS电路的制造需要在传统SOI顶层硅中制作集电区重掺杂埋层，以降低集电极电阻与增加衬底的击穿电压，但是，这样的制作工艺步骤复杂，且占用了部分顶层硅的空间，增加了顶层硅的厚度。而且，传统的SOI BICMOS工艺一般是在厚度相同的顶层硅上制作双极电路与CMOS电路，然而，制作双极电路特别是垂直型双极电路需要的SOI顶层硅厚度较大，这会导致SOI CMOS电路在运行过程中难以达到全耗尽，从而大大的降低了 SOI CMOS电路的运行速度而影响BICMOS电路运行速度的提高。一般来说，SOI CMOS电路需要SOI顶层硅的厚度小于200nm，而由于需要同时集成双极电路的需要，其厚度需要远远的超过此厚度。

发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，在传统SOI衬底的绝缘层和顶层硅之间插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，并且通过控制顶层硅不同区域的厚度，达到减小双极电路所需顶层硅厚度、简化工艺等目的。
为实现上述目的及其他相关目的，本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，所述制备方法至少包括以下步骤:1)提供第一 Si衬底，在所述第一 Si衬底上待制备MOS器件的区域形成光刻胶,然后在所述第一 Si衬底及光刻胶的表面形成Ni层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Ni层；2)进行第一次退火以使所述第一 Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层，接着在所述NiSi2层及第一 Si衬底表面形成第一 SiO2层，最后进行H离子注入以在所述第一 Si衬底中形成剥离界面；3)去除待制备MOS器件的区域对应的所述第一 SiO2层并刻蚀位于其下方的所述第一 Si衬底至一预设深度，然后在所得结构的表面形成第二 SiO2层并对该第二 SiO2层抛光以使其平坦化；4)提供具有第三SiO2层的第二 Si衬底，键合所述第三SiO2层与所述第一 SiO2层，然后进行第二次退火以使所述第一 Si衬底从所述剥离界面剥尚，最后对剥尚表面抛光以完成制备。在本发明的的制备方法中，所述步骤I)还包括对所述第一 Si衬底进行标准的湿式化学清洗法清洗的步骤。在本发明的的制备方法中，所述步骤I)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为1 4nm。优选地,所述第一次退火在N2、Ar或H2单一气体或其按特定比例混合的气体的气氛下进行，退火温度为200 1000°C,退火时间为10 60秒。在本发明的的制备方法中，选用摩尔比为4: U^H2SO4: H2O2溶液采用湿法刻蚀去除所述未反应的Ni层，刻蚀时间为I分钟。在本发明的的制备方法中，采用等离子体沉积技术在表面淀积所述第一 SiO2层，厚度为100 800nm。在本发明的的制备方法中，所述步骤3)中形成所述第二 SiO2层后还包括对其在900°C下退火I小时的步骤。在本发明的的制备方法中，所述步骤3)中，所述预设深度为5 300nm。在本发明的的制备方法中，采用热氧化方法在所述第二 Si衬底表面形成所述第三SiO2层，厚度为100 800nm。在本发明的的制备方法中，所述第二次退火气氛为N2气氛，退火温度为200 900°C，退火时间为30分钟。在本发明的的制备方法中，所述步骤4)还包括第三次退火以加强所述第三SiO2层与所述第二 SiO2层的键合的步骤，其中，所述第三次退火气氛为N2气氛，退火温度为500 1200°C，退火时间为30 240分钟。本发明还提供一种图形化全耗尽绝缘体上Si/NiSijf底材料，其特征在于，至少包括=Si衬底；结合于所述Si衬底表面的且具有凹槽结构绝缘层，结合于所述绝缘层凹槽结构底面的NiSi2层，以及结合于所述NiSi2层与所述绝缘层表面的Si顶层，其中，所述NiSi2层的厚度小于所述绝缘层凹槽结构的深度。在本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料中，所述NiSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。优选地，所述凹槽结构的深度为:5 300nm。在本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料中，所述NiSi2层的厚度为3 10nm.在本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料中，所述Si顶层的厚度为5 200nm。如上所述，本发明的一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法具有以下有益效果:通过抬离(lift-on)技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。


图1 图4显示为本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法步骤I)所呈现的结构示意图。图5 图7显示为本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法步骤2)所呈现的结构示意图。图8 图9显示为本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法步骤3)所呈现的结构示意图。图10 图13显示为本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法步骤4)所呈现的结构示意图。元件标号说明111第一 Si 衬底112光刻胶113Ni 层114NiSiJ115第一 SiO2 层116第 SiO2 层122第三 SiO2 层121第 Si 衬底
具体实施例方式以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式
加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例1如图1 图13所示，本发明提供一种图形化全耗尽绝缘体上Si/NiSijf底材料的制备方法，所述制备方法至少包括以下步骤:请参阅图1 图4，如图所示，首先进行步骤I)，提供第一 Si衬底111，所述第一 Si衬底111为普通的硅晶圆，然后对所述第一 Si衬底111进行标准的湿式化学清洗法清洗，以去除其表面的杂质离子及表面缺陷，在所述第一 Si衬底111待制备MOS器件区域的表面形成光刻胶112,所述光刻胶112选用正光刻胶,在真空的环境下在所述第一 Si衬底111表面与所述光刻胶表面112通过淀积的方法形成Ni层113，淀积的Ni层厚度为I 4nm，在本实施例中，所述Ni层113的厚度为3nm，接着，采用抬离工艺去除所述光刻胶112及结合于所述光刻胶上的Ni层113，以形成图形化的Ni层113。请参阅图5 图7，如图所示，然后进行步骤2)，对步骤I)完成后所得结构进行第一次退火，此次退火在N2、Ar或仏单一气体或其按特定比例混合的气体的气氛下进行，退火温度为200 1000°C，退火时间为10 60秒，在本实施例中，退火温度为550°C，以使所述第一 Si衬底111与所述Ni层113反应生成NiSi2层114，然后选用摩尔比为4: I的H2SO4: H2O2溶液采用湿法刻蚀去除所述未反应的Ni层113，刻蚀时间为I分钟。接着，在所述第一 Si衬底与所述NiSi2层114表面通过淀积方法形成第一 SiO2层115，在本实施例中，所述第一 SiO2层的厚度为100 800nm，然后根据需求以特定的能量与特定的角度对所述第一 SiO2层115进行H离子注入，以在第一 Si衬底111形成剥离界面(图示中虚线处所示)。请参阅图8 图9，如图所示，接着进行步骤)3，采用干法刻蚀去除待制备MOS器件的区域对应的所述第一 SiO2 层115并刻蚀位于其下方的所述第一 Si衬底111至一预设深度，所述预设深度为5 300nm,在本实施例中，所述预设深度为20nm,以形成一凸台结构。然后在所得结构的表面形成第二 SiO2层116，所述第二 SiO2层116的厚度为400 600nm,并对该第二 SiO2层116抛光以使其平坦化，也可以对其进行刻蚀后再使用机械化学抛光法抛光以使其平坦化，最后对以上所得结构进行退火，退火温度为900°C，退火时间为I小时，以使其更容易键合。请参阅图10 图13，如图所示，最后进行步骤4)，提供具有第三SiO2层122的第二 Si衬底121，在本实施例中，所述第二 Si衬底122为普通的硅晶圆，然后对所述硅晶圆表面进行氧化以获得第二 SiO2层122，所述第三SiO2层122的厚度为100 800nm，键合所述第三SiO2层122与所述第二 SiO2层116，以形成键合SiO2层123，然后进行第二次退火以使所述第一 Si衬底111从所述剥离界面剥离，在具体的实施过程中，在N2气氛中对键合以后的结构进行第二次退火，退火温度为200 900°C，退火时间为30分钟，在本实施例中，退火温度为500°C，使所述剥离界面附近的H离子逐渐聚集并形成气泡，气泡膨胀最终使所述第一 Si衬底111在剥离界面处分离，接着，对分离后的结构进行第三次退火，退火气氛为N2气氛，退火温度为800°C，退火时间为30 240分钟，以加强所述第三SiO2层122与所述第二 SiO2层116之间的键合强度，以形成键合SiO2层123，最后，对剥离后的所述第一 Si衬底111表面采用机械化学抛光法进行抛光以完成所述图形化全耗尽绝缘体上Si/NiSi2衬底材料制备。
请参阅图13，如图所示，本发明还提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料，至少包括:Si衬底111 ;结合于所述Si衬底121表面且具有凹槽结构的绝缘层123 ；结合于部分所述绝缘层凹槽结构底面的NiSi2层114 ;以及结合于所述第一 Si衬底及所述NiSi2层114表面的Si顶层111，在本实施例中，所述绝缘层为SiO2层，所述NiSi2层114垂向对应的Si顶层111区域为用于制备双极器件的区域。所述凹槽结构的深度为5 300nm，所述NiSi2层的厚度为3 10nm，所述Si顶层的厚度为5 200nm，在本实施例中，所述凹槽结构的深度为:20nm，所述附3“层114的厚度为6nm。所述Si顶层111的厚度为lOOnm，其中，所述NiSi2层114垂向对应的Si顶层111区域为用于制备双极器件的区域，用以代替常规SOI双极器件中的集电区重掺杂埋层，其余的Si顶层区域为用于制备MOS器件的区域。实施例2请参阅图1 图13,如图所示,所述图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法的基本步骤如实施例1，所述光刻胶112选用反转胶，所述Ni层113的厚度选用Inm,所述预设深度为30nm。所述第一次退火温度选用300°C，退火气氛为N2及H2的混合气体气氛，所述第二次退火选用300°C，所述第三次退火选用500°C。请参阅图13，如图所示，所述图形化全耗尽绝缘体上Si/NiSi2衬底材料的基本结构如实施例1，其中，所述凹槽结构的深度为:30nm。所述NiSi2层114的厚度为3nm。所述Si顶层111的厚度为50nm。实施例3请参阅图1 图13,如图所示,所述图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法的基本步骤如实施例1，其中，所述光刻胶112选用正胶，所述Ni层Il3的厚度选用4nm。所述第一次退火温度选用900°C，退火气氛为Ar及N2的混合气体气氛，所述第二次退火选用900°C，所述第三次退火选用1000°C。请参阅图13,如图所示,所述图形化全耗尽绝缘体上Si/NiSi2衬底材料的基本结构如实施例1，其中，所述凹槽结构的深度为:100nm。所述NiSi2层114的厚度为10nm。所述Si顶层111的厚度为200nm。综上所述，本发明的图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法通过抬离(lift-on)技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺可以控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2,代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
权利要求
1.一种图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于，所述制备方法至少包括以下步骤: 1)提供第一Si衬底，在所述第一 Si衬底上待制备MOS器件的区域形成光刻胶，然后在所述第一 Si衬底及光刻胶的表面形成Ni层，接着采用抬离工艺去除所述光刻胶及结合于所述光刻胶上的Ni层； 2)进行第一次退火以使所述第一Si衬底与所述Ni层反应生成NiSi2层，然后去除未反应的所述Ni层，接着在所述NiSi2层及第一 Si衬底表面形成第一 SiO2层，最后进行H离子注入以在所述第一 Si衬底中形成剥离界面； 3)去除待制备MOS器件的区域对应的所述第一SiO2层并刻蚀位于其下方的所述第一Si衬底至一预设深度，然后在所得结构的表面形成第二 SiO2层并对该第二 SiO2层抛光以使其平坦化； 4)提供具有第三SiO2层的第二Si衬底，键合所述第三SiO2层与所述第一 SiO2层，然后进行第二次退火以使所述第一 Si衬底从所述剥离界面剥离，最后对剥离表面抛光以完成制备。
2.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤I)还包括对所述第一 Si衬底进行标准的湿式化学清洗法清洗的步骤。
3.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤I)中，在真空环境中淀积所述Ni层，淀积的Ni层厚度为I 4nm。
4.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述第一次退火在N2、Ar*H2单一气体或其按特定比例混合的气体的气氛下进行，退火温度为200 1000°C，退火时间为10 60秒。
5.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:选用摩尔比为4: I的H2SO4: H2O2溶液采用湿法刻蚀去除所述未反应的Ni层，刻蚀时间为I分钟。
6.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:采用等离子体沉积技术在表面淀积所述第一 SiO2层,厚度为100 800nm。
7.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤3)中形成所述第二 SiO2层后还包括对其在900°C下退火I小时的步骤。
8.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤3)中,所述预设深度为5 300nm。
9.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:采用热氧化方法在所述第二 Si衬底表面形成所述第三SiO2层，厚度为100 800nm。
10.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述第二次退火气氛为N2气氛，退火温度为200 900°C，退火时间为30分钟。
11.根据权利要求1所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料的制备方法，其特征在于:所述步骤4)还包括第三次退火以加强所述第三SiO2层与所述第二 SiO2层的键合的步骤，其中，所述第三次退火气氛为N2气氛，退火温度为500 1200°C，退火时间为30 240分钟。
12.—种图形化全耗尽绝缘体上Si/NiSi2衬底材料，其特征在于，至少包括:Si衬底；结合于所述Si衬底表面的且具有凹槽结构绝缘层，结合于所述绝缘层凹槽结构底面的NiSi2层，以及结合于所述NiSi2层与所述绝缘层表面的Si顶层，其中，所述NiSi2层的厚度小于所述绝缘层凹槽结构的深度。
13.根据权利要求12所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料，其特征在于:所述NiSi2层垂向对应的Si顶层区域为用于制备双极器件的区域。
14.根据权利要求12所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料，其特征在于:所述凹槽结构的深度为5 300nm。
15.根据权利要求12所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料，其特征在于:所述NiSi2层的厚度为3 10nm。
16.根据权利要求12所述的图形化全耗尽绝缘体上Si/NiSi2衬底材料，其特征在于:所述Si顶层的厚度为5 200nm。
全文摘要
本发明提供一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法，通过抬离(lift-on)技术制作图形化的金属Ni层，通过退火工艺使Ni层与Si衬底反应生成NiSi2，通过刻蚀工艺控制不同区域的顶层硅厚度，以合理选择用于制备双极电路和用于制备CMOS电路的顶层硅厚度。最后通过智能剥离工艺对其进行转移，以在传统SOI衬底的BOX层和顶层硅之间的部分区域插入一层金属硅化物NiSi2，代替常规SOI双极晶体管中的集电区重掺杂埋层，未插入NiSi2的区域用以制造MOS器件，从而达到减少双极电路所需的顶层硅厚度、简化工艺等目的。本发明的工艺简单，适用于大规模的工业生产。
文档编号H01L21/8248GK103137546SQ201110384180
公开日2013年6月5日 申请日期2011年11月28日 优先权日2011年11月28日
发明者俞文杰, 张波, 赵清太, 狄增峰, 张苗, 王曦 申请人:中国科学院上海微系统与信息技术研究所