专利名称：一种用于高压集成电路的半导体器件及其制造方法
技术领域：
本发明涉及半导体集成电路制造技术领域，特别涉及一种用于高压集成电路的半导体器件及其制造方法。
背景技术：
目前，在微米级和亚微米级集成电路制造工艺中，一般都采用局部氧化(LOCOS)隔离工艺，由于硼离子在硅中的固溶度小于其在二氧化硅中的固溶度，因此在局部氧化生成厚氧化层(这些厚氧化层一般都称之为场氧化层，即Fox)的过程中，硅表面的硼离子向厚氧化层(即二氧化硅)中分凝，导致硅表面的硼离子浓度减小。N阱和P阱是制作CMOS集成电路必需的结构，其中的掺杂物质分别为磷离子和硼离子。在局部氧化工艺制作场氧化层时，P阱场区表面的硼离子浓度会减小，这导致P阱场区的隔离效果变差，集成电路的性能因此变低。为了提高P阱场区的隔离效果，通常的做法是在生长场氧化层之前或生长场氧化层之后进行一次光刻(称之为P场光刻)和硼离子注入(称之为P场注入，简称PF注入)，从而增大P阱场区表面的硼离子浓度。为防止低压NMOS管短沟道效应导致的穿通漏电或击穿，需要在P阱有源区进行一次硼离子注入，通常称之为防穿通注入(简称APT注入)；高压NMOS管的沟道长度比较大，一般在其有源区都不需要APT注入。如图1a 图1c所示，现有技术高压集成电路P场光刻的掩膜布局剖面图，如图1所示，在衬底I上生成P阱区，在P阱区上生长厚氧化层，具有厚氧化层的区域为场区4，包括高压P阱区2及低压P阱区3，通过掩膜板曝光、显影后，保留在高压P阱区2的光刻胶5，对低压P阱区3进行P场注入6及APT注入7，然后去光刻胶5 ;如图1b所示，再通过一块掩模板，进行一次曝光、显影，并保留在低压P阱区3的光刻胶5，对高压P阱区2进行第二次P场注入6，再去除光刻胶如图1c所示。采用上述传统方法形成的P型场掺杂结构，所有P阱的厚氧化层下面都注入了 PF掺杂，达到了 P阱场区的隔离要求；低压NMOS的P阱有源区注入了 APT掺杂，高压NMOS的P阱有源区没有注入APT掺杂，同时满足了低压NMOS和高压NMOS的器件要求。这种传统制造方法，需要两次光刻(低压P场光刻、高压P场光刻)和三次离子注入包括:低压PF注入、APT注入、高压PF注入，才能完成高压集成电路中的P场掺杂，工艺比较复杂，制造成本比较高。
发明内容
本发明实施例提供的一种用于高压集成电路的半导体器件及其制造方法，降低了制造成本及传统工艺的复杂操作，并且也达到了保证器件和集成电路的性能的效果。本发明实施例提供了一种用于高压集成电路的半导体器件，包括:位于衬底内的P阱区，所述P阱区包括低压P阱区和高压P阱区；位于所述P阱区上表面的局部厚氧化层；
位于P阱区内的P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，向低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及向所述低压P阱区的有源区再进行防穿通注入形成；位于所述P阱区有源区上的栅氧化层；位于所述栅氧化层上表面的多晶硅栅；位于所述有源区和多晶硅层上的介质层和接触孔；位于所述介质层上表面和接触孔内的金属层。还提供一种用于高压集成电路的半导体器件制作方法，包括:向衬底内注入杂质形成P阱区，所述P阱区包括低压P阱区和高压P阱区；在所述P阱区上表面的局部生长厚氧化层；在P阱区内制作P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，在低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及在所述低压P阱区的有源区再进行防穿通注入形成；在所述P阱区有源区上生长栅氧化层；在所述栅氧化层上表面生长多晶硅层，通过一次掩膜曝光、刻蚀形成多晶硅栅；在所述有源区和和多晶硅层上生长介质层，通过一次掩膜曝光、刻蚀形成接触孔；在所述介质层上表面和接触孔内生长金属层，通过一次掩膜曝光、刻蚀形成金属连线。本发明与现有技术的相比具有以下优点:本发明提供一种用于高压集成电路的半导体器件及制作方法的具体实施方式
，向衬底内注入杂质，形成P阱区，所述P阱区包括低压P阱区和高压P阱区；根据需求不同，为防止低压MOS管短沟道效应，在低压P阱区的有源区进行APT注入，但是不能在高压P阱区进行APT注入，否则高压MOS管的域值电压会变大，使通电能力及器件的综合性能下降，因此，本发明降低了制造成本及传统工艺的复杂操作，并且也达到了保证器件和集成电路的性能的效果。
图1a 图1c为现有技术高压集成电路P场光刻的掩膜布局剖面图；图2为本发明实施例中半导体器件的制造方法流程示意图；图3a_图3j为本发明实施例中半导体器件的制作方法流程示意图。
具体实施例方式下面结合说明书附图对本发明实施例作进一步详细描述。本发明实施例提供了一种用于高压集成电路的半导体器件，包括:位于衬底内的P阱区，所述P阱区包括低压P阱区和高压P阱区；位于所述P阱区上表面的局部厚氧化层；位于P阱区内的P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，向低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及在所述低压P阱区的有源区再进行防穿通注入形成；位于所述P阱区有源区上的栅氧化层；位于所述栅氧化层上表面的多晶硅栅；位于所述有源区和多晶硅层上的介质层和接触孔；位于所述介质层上表面和接触孔内的金属层。形成的所述P型掺杂区不包括:在所述高压P阱区的场区内，并且距离所述高压P阱区场区与所述高压P阱区的有源区边界长度为0.5 2.0微米的边缘区域。所述P场注入的杂质为硼离子，其注入能量为150 250千电子伏，其注入剂量为6E12 12E12原子/平方厘米。所述防穿通注入的杂质为硼离子，其注入能量为50 100千电子伏，其注入剂量为2E12 4E12原子/平方厘米。本发明实施例还提供了一种用于高压集成电路的半导体器件制作方法，包括:向衬底内注入杂质形成P阱区，所述P阱区包括低压P阱区和高压P阱区；在所述P阱区上表面的局部生长厚氧化层；在P阱区内制作P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，向低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及在所述低压P阱区的有源区再进行防穿通注入形成；在所述P阱区有源区上生长栅氧化层；在所述栅氧化层上表面生长多晶硅层，通过一次掩膜曝光、刻蚀形成多晶硅栅；在所述有源区和和多晶硅层上生长介质层，通过一次掩膜曝光、刻蚀形成接触孔；在所述介质层上表面和接触孔内生长金属层，通过一次掩膜曝光、刻蚀形成金属连线。所述在P阱区内制作的P型掺杂区，具体还包括:在所述高压P阱区的场区内，并且距离所述高压P阱区场区与所述高压P阱区的有源区距离边界的长度为0.5 2.0微米的边缘区域内不进行P场注入和防穿通注入。在所述在P阱区内制作的P型掺杂区，具体还包括:P场光刻，具体为:在P阱区上表面上涂有光刻胶，使用制作成型的掩膜版，经过曝光、显影后，在除高压P阱区的有源区及所述边缘区域之外的区域进行一次P场注入。所述在除高压P阱区的有源区及所述边缘区域之外的区域进行一次P场注入之后,还包括:在所述除高压P阱区的有源区及所述边缘区域之外的区域进行一次防穿通注入，再除去光刻胶，形成出P型掺杂区。所述P场注入的杂质为硼离子，其注入能量为150 250千电子伏，其注入剂量为6E12 12E12原子/平方厘米。所述防穿通注入的杂质为硼离子，其注入能量为50 100千电子伏，其注入剂量为2E12 4E12原子/平方厘米。下面通过具体实施例对本发明提供的半导体器件的制造方法进行说明，如图2所示，包括下列步骤:
步骤201:向衬底内注入杂质形成P阱区，所述P阱区包括低压P阱区和高压P阱区；步骤202:在所述P阱区上表面的局部生长厚氧化层；步骤203:在P阱区内制作的P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，向低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及在所述低压P阱区的有源区再进行防穿通注入形成；步骤204:在所述P阱区有源区上生长栅氧化层；步骤205:在所述栅氧化层上表面生长多晶硅层，通过一次掩膜曝光、刻蚀形成多晶娃棚；步骤206:在所述有源区和和多晶硅层上生长介质层，通过一次掩膜曝光、刻蚀形成接触孔；步骤207:在所述介质层上表面和接触孔内生长金属层，通过一次掩膜曝光、刻蚀形成金属连线。参见图3a-图3j，对本发明实施例提供的方法进行详细描述，如图3a及图3b所示，在衬底I上制作P阱区，包含有低压P阱区3及高压P阱区2，在P阱区的表面进行场氧化，生成场氧化层4。被场氧化层覆盖的为场区，没有被覆盖的为有源区；在局部氧化工艺制作场氧化层4时，P阱场区表面的硼离子浓度会减小，这导致P阱场区的隔离效果变差，进而使集成电路的性能因此变低。为了提高P阱场区的隔离效果，通常的做法是在生长场氧化层之前或生长场氧化层之后进行一次光刻，即为P场光刻，和硼离子注入即P场注入(简称PF注入)，从而增大P阱场区表面的硼离子浓度。如图3c 图3f所示，为通过掩膜板光刻进行P场注入及APT注入的流程图，如图3c所示，通过涂胶、曝光、显影后，只保留高压P阱区的有源区21及高压P阱区的有源区与场区交界线边缘区域22的光刻胶；边缘区域22为高压P阱区的场区内距离高压P阱区的有源区与高压P阱区的场区交界线的长度为0.5 2.0微米的区域，如图3d所示，向低压P阱区及高压P阱区的场区(除去边缘区域22)内进行一次P场注入6，所述P场注入杂质为硼离子，其注入能量为150 250千电子伏，其注入剂量为6E12 12E12原子/平方厘米；如图3e所示，再进行一次APT注入7形成P型掺杂区，所述防穿通注入杂质为硼离子，其注入能量为50 100千电子伏，其注入剂量为2E12 4E12原子/平方厘米；采用硫酸等去除上述涂覆的光刻胶5，如图3f所示。如图3g所示，去除光刻胶5后，在P阱区的有源区上表面生长栅氧化层8。如图3h所示，在栅氧化层8上生长多晶硅层9。利用多晶硅光刻版，通过涂胶、曝光、显影、刻蚀等步骤制作出多晶硅条状区域。其中，刻蚀时可以利用氯气中的氯原子与硅发生化学反应生成可挥发的化合物，再采用干法加湿法去除上述光刻胶。如图3i所不，在所述有源区和和多晶娃层上生长介质层10,利用接触孔光刻版，通过涂胶、曝光、显影、刻蚀等步骤制作出接触孔11，再采用干法加湿法去除上述光刻胶。如图3j所示，在介质层10上表面和接触孔内生长金属层，利用金属层光刻版，通过涂胶、曝光、显影、刻蚀等步骤制作出金属连线12，再采用干法加湿法去除上述光刻胶。除以上工艺步骤外，源、漏区的制作，钝化层等工艺步骤可按照本领域习知的标准工艺进行，在此不再累赘。
如上述图3c 图3f所示，也可以在P阱区I生长厚氧化层4之后进行掩膜光刻，注入硼离子，也可以在生长厚氧化层4之前进行，其工艺与上述相同。通过上述的描述可知，使用本发明实施例提供的用于高压集成电路的半导体器件及其制作方法，克服了现有技术中成本高、工艺复杂的缺点，利用一次P场光刻在低压P阱区及高压P阱区的场区进行曝光，并进行两次注入，分别是P场注入及APT注入，达到了既节省成本，又满足了电路的性能及器件参数有益效果。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种用于高压集成电路的半导体器件，其特征在于，包括: 位于衬底内的P阱区，所述P阱区包括低压P阱区和高压P阱区； 位于所述P阱区上表面的局部厚氧化层； 位于P阱区内的P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，向低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及向所述低压P阱区的有源区再进行防穿通注入形成； 位于所述P阱区有源区上的栅氧化层； 位于所述栅氧化层上表面的多晶硅栅； 位于所述有源区和多晶硅层上的介质层和接触孔； 位于所述介质层上表面和接触孔内的金属层。
2.如权利要求1所述用于高压集成电路的半导体器件，其特征在于，形成的所述P型掺杂区不包括:在所述高压P阱区的场区内，并且距离所述高压P阱区场区与所述高压P阱区的有源区边界长度为0.5 2.0微米的边缘区域。
3.如权利要求2所述用于高压集成电路的半导体器件，其特征在于，所述P场注入的杂质为硼离子，其注入能量为150 250千电子伏，其注入剂量为6E12 12E12原子/平方厘米。
4.如权利要求3所述用于高压集成电路的半导体器件，其特征在于，所述防穿通注入的杂质为硼离子，其注入能量为50 100千电子伏，其注入剂量为2E12 4E12原子/平方厘米。
5.一种用于高压集成电路的半导体器件制作方法，其特征在于，包括: 向衬底内注入杂质形成P阱区，所述P阱区包括低压P阱区和高压P阱区； 在所述P阱区上表面的局部生长厚氧化层； 在P阱区内制作P型掺杂区，所述P型掺杂区是通过一次掩膜曝光，在低压P阱区及所述高压P阱区的场区上表面内进行P场注入，以及在所述低压P阱区的有源区再进行防穿通注入形成； 在所述P阱区有源区上生长栅氧化层； 在所述栅氧化层上表面生长多晶硅层，通过一次掩膜曝光、刻蚀形成多晶硅栅； 在所述有源区和和多晶硅层上生长介质层，通过一次掩膜曝光、刻蚀形成接触孔； 在所述介质层上表面和接触孔内生长金属层，通过一次掩膜曝光、刻蚀形成金属连线。
6.如权利要求5所述的制作方法，其特征在于，所述在P阱区内制作P型掺杂区，具体还包括: 在所述高压P阱区的场区内，并且距离所述高压P阱区场区与所述高压P阱区的有源区距离边界的长度为0.5 2.0微米的边缘区域内不进行P场注入和防穿通注入。
7.如权利要求6所述的制作方法，其特征在于，所述在P阱区内制作P型掺杂区，具体还包括: P场光刻，具体为:在P阱区上表面上涂有光刻胶，使用制作成型的掩膜版，经过曝光、显影后，在除高压P阱区的有源区及所述边缘区域之外的区域进行一次P场注入。
8.如权利要求7所述的制作方法，其特征在于，所述在除高压P阱区的有源区及所述边缘区域之外的区域进行一次P场注入之后，还包括:在所述除高压P阱区的有源区及所述边缘区域之外的区域进行一次防穿通注入，再除去光刻胶，形成出P型掺杂区。
9.如权利要求7所述的制作方法，其特征在于，所述P场注入杂质为硼离子，其注入能量为150 250千电子伏，其注入剂量为6E12 12E12原子/平方厘米。
10.如权利要求8所述的制作方法，其特征在于，所述防穿通注入杂质为硼离子，其注入能量为50 100千电子 伏，其注入剂量为2E12 4E12原子/平方厘米。
全文摘要
本发明实施例涉及半导体技术领域，特别涉及一种用于高压集成电路的半导体器件，包括位于衬底内的P阱区，P阱区包括低压P阱区和高压P阱区；位于P阱区上表面的局部厚氧化层；位于P阱区内的P型掺杂区，P型掺杂区是通过一次掩膜曝光，向低压P阱区及高压P阱区的场区上表面内进行P场注入，以及向低压P阱区的有源区再进行防穿通注入形成；位于P阱区有源区上的栅氧化层；位于所述栅氧化层上表面的多晶硅栅；位于所述有源区和多晶硅层上的介质层和接触孔；位于所述介质层上表面和接触孔内的金属层。本发明实施例提供的半导体器件及其制造方法，降低了制造成本及传统工艺的复杂操作，并且也达到了保证器件和集成电路的性能的效果。
文档编号H01L21/265GK103137622SQ20111038434
公开日2013年6月5日 申请日期2011年11月28日 优先权日2011年11月28日
发明者潘光燃 申请人:北大方正集团有限公司, 深圳方正微电子有限公司