专利名称：具有部分冗余通孔的集成电路制作方法及集成电路的制作方法
技术领域：
本发明涉及半导体制造领域，特别涉及铜互连冗余通孔填充及双大马士革制造工艺
背景技术：
随着半导体集成电路特征尺寸的持续减小，后段互连电阻电容 (ResistorCapacitor,简称RC)延迟呈现显著增加的趋势，而为了减少后段互连RC延迟，铜互连取代铝互连成为主流工艺。由于铜互连线的制作方法不能像铝互连线那样通过刻蚀金属层而形成，铜大马士革镶嵌工艺成为铜互连线的制作的标准方法。铜大马士革工艺在平面基体上淀积一介电层；通过光刻和刻蚀工艺在介电层中形成镶嵌的通孔和沟槽；淀积金属阻挡层和铜籽晶层；电镀金属铜填满介电层中通孔和沟槽；化学机械研磨平坦化去除介电层上多余金属，形成平面铜互连。并且随着通孔尺寸的减小，通孔刻蚀工艺对通孔密度均勻性要求越来越高，要求填充冗余通孔提高通孔密度均勻性以提高刻蚀通孔尺寸、深度及形状的一致性，改善产品良率、电学性能和可靠性。然而，由于传统双大马士革刻蚀工艺对冗余通孔填充限制很多， 传统冗余通孔填充方式要求填充的冗余通孔必须在当层冗余金属区域内并且其下层也是冗余金属，即当层互连线金属内及下层互连线金属上无法填充冗余通孔。这限制了冗余通孔填充密度的提高，不利于刻蚀通孔密度均勻性的改善，现有技术的集成电路结构参见图 1。
发明内容
本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用双层硬掩模刻蚀工艺制作含有部分刻蚀冗余通孔的双大马士革结构，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔，提高了刻蚀通孔的密度及密度均勻性，进而能够改善通孔刻蚀的均勻性，增加通孔刻蚀工艺窗口。本发明具体提供一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤，首先第一步是在半导体基体上的第一金属层上依次刻蚀阻挡层、介电层、介电硬掩模、金属硬掩模。第二步为在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成互连全通孔图形，然后蚀刻打开所述的金属硬掩模和介电硬掩模，通过灰化去除剩余光阻材料，在上述双层硬掩模上形成互连全通孔图形；再在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模，灰化去除剩余光阻，在所述的金属硬掩模上形成冗余通孔图形；或者先在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模，灰化去除剩余光阻，在所述的金属硬掩模上形成冗余通孔图形；再在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成互连全通孔图形，然后蚀刻打开所述的金属硬掩模和介电硬掩模，通过灰化去除剩余光阻材料，在上述双层硬掩模上形成互连全通孔图形。第三步通过金属硬掩模完全刻蚀互连全通孔和冗余通孔，其中的互连全通孔止于刻蚀阻挡层，冗余通孔底部高于刻蚀阻挡层。第四步为旋涂BARC填充通孔，再旋涂光阻， 光刻在光阻上形成互连线金属和冗余金属的沟槽图形。第五步为刻蚀互连沟槽，在互连全通孔底部打开刻蚀阻挡层，在介电层上形成互连线金属的沟槽、冗余金属DM的沟槽以及互连全通孔，形成双大马士革结构。第六步沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属，研磨至介电层，最终形成第二金属层的步骤。本发明具体还提供一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤第一步在半导体基体上的第一金属层上依次沉积刻蚀阻挡层、介电层、介电硬掩模、金属硬掩模；第二步为先在金属硬掩模上旋涂光阻层，并在光阻层上光刻形成互连全通孔图形，然后刻蚀打开金属硬掩模和介电硬掩模， 通过灰化去除剩余光阻材料，在上述双层硬掩模上形成互连全通孔图形；再在金属硬掩模上旋涂光阻层，并在光阻层上光刻形成冗余通孔图形，然后刻蚀打开金属硬掩模，灰化去除剩余光阻，在金属硬掩模上形成冗余通孔图形。或者，先在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模，灰化去除剩余光阻，在所述的金属硬掩模上形成冗余通孔图形；再在所述的金属硬掩模上旋涂光阻层，并在光阻层上光刻形成互连全通孔图形，然后蚀刻打开所述的金属硬掩模和介电硬掩模，通过灰化去除剩余光阻材料，在上述双层硬掩模上形成互连全通孔图形；第三步刻蚀一定深度互连通孔和冗余通孔D，其中互连全通孔的深度为保证后续沟槽刻蚀对通孔不会造成刻蚀不足或过刻蚀；第四步旋涂光阻层，光刻在光阻层上形成互连线金属和冗余金属DM的沟槽图形；第五步刻蚀上述沟槽图形，在所述的互连全通孔底部打开刻蚀阻挡层，在所述的介电层上形成所述的互连线金属和冗余金属DM的沟槽，形成双大马士革结构；第六步沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属，研磨至介电层，最终形成第二金属层的步骤。
图1为现有技术的冗余通孔填充结构；图2至图8为本发明的部分冗余通孔填充结构的具体形成工艺。其中，附图标记说明如下1基板8BARC
2第一金属层9光阻层
3刻蚀阻挡层10第二金属层
4介电层11互连线金属
5介电保护层12互连全通孔
6介电硬掩模DM冗余金属
7金属硬掩模D冗余通孔
具体实施例方式
结合图8说明本发明的集成电路结构，本专利实施例中与现有技术相同功能部件采用相同的附图标记。本专利的集成电路具有基板1，以及在基板上1上依次层叠的第一金属层2、刻蚀阻挡层3、介电层4以及第二金属层10，第一金属层2和第二金属层10通过互连全通孔12 相连接，冗余通孔D通过光刻和刻蚀均勻于集成电路上形成，冗余通孔D底部高于刻蚀阻挡层。以下结合附图2至8说明本专利的集成电路制造工艺，本实施例中与现有技术相同功能部件采用相同的附图标记。本专利的集成电路制造工艺涉及冗余通孔填充和双大马士革制造工艺，其中的一实施工艺流程为首先第一步是在半导体基体1上的第一金属层2上依次沉积刻蚀阻挡层 3、介电层4、介电保护层5、介电硬掩模6以及金属硬掩模7，参见图2。该步骤中，刻蚀阻挡层3可选择CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成，介电层4采用 CVD沉积法沉积SiOCH Low-K介电材料形成，介电保护层5可通过CVD沉积法沉积S^2材料形成，介电硬掩模6可采用CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成，金属硬掩模7可采用PVD沉积TiN、Ti、TaN, Ta、W、WN中的一种或多种材料来形成。第二步为先在金属硬掩模7上旋涂光阻层，并在光阻层上光刻形成互连全通孔图形，然后蚀刻打开金属硬掩模7和介电硬掩模6，通过灰化去除剩余光阻材料，在上述介电硬掩模6和金属硬掩模7上形成互连全通孔12图形，参见图3A ；再在金属硬掩模7上旋涂光阻层，在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模7，灰化去除剩余光阻，在金属硬掩模7上形成冗余通孔D图形，参见图4。或者先在所述的金属硬掩模7上旋涂光阻层，并在光阻层上光刻形成冗余通孔D 图形，然后刻蚀打开上述金属硬掩模7，灰化去除剩余光阻，在所述的金属硬掩模7上形成冗余通孔D图形，参见图;3B ；再在所述的金属硬掩模7上旋涂光阻层，并在光阻层上光刻形成互连全通孔12图形，然后蚀刻打开所述的金属硬掩模7和介电硬掩模6，通过灰化去除剩余光阻材料，在上述双层硬掩模上形成互连全通孔12图形，参见图4。第三步为通过金属硬掩模全刻蚀互连全通孔12和冗余通孔D，其中的互连全通孔 12止于刻蚀阻挡层3，冗余通孔D底部高于刻蚀阻挡层3，参见图5A。第四步为用BARC填充通孔，旋涂形成BARC层8 (Bottom AntiReflective Coating)，再旋涂光阻层9，光刻光阻层9在光阻层9上形成互连线金属11和冗余金属DM 的沟槽图形，参见图6A;第五步为刻蚀上一步的沟槽图形，灰化去除剩余光阻和BARC，在所述的互连全通孔12底部打开所述的刻蚀阻挡层3，在介电层4上形成互连线金属11的沟槽、冗余金属DM 的沟槽以及互连全通孔12，形成双大马士革结构，参见图7 ；第六步为沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨 (CMP)平坦化去除多余金属，研磨至介电层4，最终形成第二金属层10的步骤，参见图8。该步骤中的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成， 铜籽晶层可采用PVD沉积工艺形成。由此完成集成电路板上改善冗余通孔的均勻分布以及在第一金属层2的互连线金属11以及第二金属层10的互连线金属11内的冗余通孔的填充。本专利的另外一种实施方式的工艺流程可以是首先第一步是在半导体基体1上的第一金属层2上依次沉积刻蚀阻挡层3，以作为互连全通孔刻蚀阻挡层；介电层4 ；介电保护层5 ；介电硬掩模6 ；金属硬掩模7，参见图2。该步骤中各层的形成同上一实施例。第二步为先在金属硬掩模7上旋涂光阻层，并在光阻层上光刻形成互连全通孔12 图形，然后蚀刻打开金属硬掩模7和介电硬掩模6，通过灰化去除剩余光阻材料，在上述介电硬掩模6和金属硬掩模7上形成互连全通孔12图形，参见图3A。再在金属硬掩模7上旋涂光阻层，在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模7，灰化去除剩余光阻，在金属硬掩模7上形成冗余通孔D图形，参见图4。或者先在金属硬掩模7上旋涂光阻层，在光阻层上光刻形成冗余通孔图形，然后刻蚀打开上述金属硬掩模7，灰化去除剩余光阻，在金属硬掩模7上形成冗余通孔D图形，参见图:3B。再在金属硬掩模7上旋涂光阻层，并在光阻层上光刻形成互连全通孔12图形，然后蚀刻打开金属硬掩模7和介电硬掩模6，通过灰化去除剩余光阻材料，在上述介电硬掩模 6和金属硬掩模7上形成互连全通孔12图形，参见图4。第三步为刻蚀一定深度互连全通孔12和冗余通孔D，其中互连全通孔12的深度为保证后续沟槽刻蚀对通孔不会造成刻蚀不足或过刻蚀，参见图5B。第四步旋涂光阻层9，光刻光阻层9在光阻层9上形成互连线金属11和冗余金属 DM的沟槽图形，参见图6B。第五步为刻蚀上述沟槽图形，在互连全通孔12底部打开刻蚀阻挡层3，在介电层4 上形成互连线金属11和冗余金属DM的沟槽，形成双大马士革结构，参见图7。第六步为沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨 (CMP)平坦化去除多余金属，研磨至介电层4，最终形成第二金属层10的步骤，参见图8。本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用双层硬掩模刻蚀工艺制作含有部分刻蚀冗余通孔的双大马士革结构，实现冗余通孔填充，而不影响电路功能。冗余通孔填充方式不仅可在当层和下层同时带有冗余金属区域填充冗余通孔， 而且允许在当层金属互连线内及下层金属互连线上适当添加冗余通孔，添加的冗余通孔利用一块单独掩膜板，以改善刻蚀通孔密度均勻性，增加通孔刻蚀工艺窗口。双硬掩模工艺制作含有部分刻蚀冗余通孔的双大马士革结构在下层金属层基体上淀积介电层，介电层上沉积双层硬掩模(介电硬掩模和金属硬掩模)；在双层硬掩模上分别制作冗余通孔(可通过添加一块冗余通孔光掩模版实现)和互连全通孔，冗余通孔穿过金属硬掩模止于介电硬掩模，互连全通孔穿过金属硬掩模和介电硬掩模止于介电层；通孔刻蚀介电层；沟槽刻蚀，互连全通孔刻穿介电层连接下层互连金属，冗余通孔部分刻蚀介电层；沉积金属阻挡层和铜籽晶层；电镀填充金属铜，化学机械研磨平坦化，研磨至介电层去除多余金属，形成第二金属层双大马士革结构。本发明可重复上述步骤制作更多层金属层。其中，在双层硬掩模上分别制作冗余通孔和互连全通孔时可以先制作互连全通孔后制作冗余通孔，或者也可以先制作冗余通孔后制作互连全通孔。本发明中通孔刻蚀介电层的步骤中，可以采用全通孔刻蚀或者部分通孔刻蚀。本发明提高刻蚀通孔的密度及密度均勻性，进而能够改善通孔刻蚀的均勻性，增加通孔刻蚀工艺窗口，从而达到改善产品良率、电学性能和可靠性的有益效果。
本发明的技术内容及技术特点已公开如上，本领域技术人员在该基础上的任意改动或调整，皆不脱离本发明后附权利要求所欲保护的范围。
权利要求
1.一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤首先第一步是在半导体基体(1)上的第一金属层( 上依次沉积刻蚀阻挡层C3)、介电层⑷、介电硬掩模(6)、金属硬掩模(7)；第二步为先在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(12)图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(1 图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D)图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；或者先在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D) 图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(1 图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(1 图形；第三步为通过金属硬掩模全刻蚀互连全通孔(1 和冗余通孔(D)，其中的所述的互连全通孔(12)止于所述的刻蚀阻挡层(3)，所述的冗余通孔(D)底部高于所述的刻蚀阻挡层 ⑶；第四步为旋涂BARC(S)填充通孔，形成BARC层(8)，再旋涂光阻层(9)，光刻在所述的光阻层(9)上形成互连线金属(11)和冗余金属(DM)的沟槽图形；第五步为刻蚀上一步的沟槽图形，在所述的互连全通孔(1 底部打开所述的刻蚀阻挡层(3)，在所述的介电层上(4)形成所述的互连线金属(11)的沟槽、冗余金属(DM)的沟槽以及互连全通孔(12)，形成双大马士革结构第六步沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属，研磨至介电层G)，最终形成第二金属层(10)的步骤。
2.如权利要求1所述的制作方法，其中，第一步的形成所述的介电层(4)上还包括沉积介电保护层(5)的步骤。
3.如权利要求1所述的制作方法，其中，所述的沉积刻蚀阻挡层(3)的工艺为CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成。
4.如权利要求1所述的制作方法，其中，所述的沉积介电硬掩模(6)的工艺为CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成。
5.如权利要求1所述的制作方法，其中，所述的沉积金属硬掩模(7)为PVD沉积TiN、 Ti、TaN, Ta、W、WN中的一种或多种材料来形成。
6.如权利要求1所述的制作方法，其中，所述的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成。
7.如权利要求1所述的制作方法，其中，所述的铜籽晶层采用PVD沉积形成。
8.一种具有部分冗余通孔的集成电路制作方法，在于形成具有双大马士革工艺的集成电路，该方法具有以下步骤第一步在半导体基体(1)上的第一金属层( 上依次沉积刻蚀阻挡层(3)、介电层(4)、介电硬掩模(6)、金属硬掩模(7)；第二步为先在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(12)图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(1 图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D)图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；或者在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成冗余通孔(D)图形，然后刻蚀打开上述金属硬掩模(7)，灰化去除剩余光阻，在所述的金属硬掩模(7)上形成冗余通孔(D)图形；再在所述的金属硬掩模(7)上旋涂光阻层，并在光阻层上光刻形成互连全通孔(1 图形，然后蚀刻打开所述的金属硬掩模(7)和介电硬掩模(6)，通过灰化去除剩余光阻材料，在上述金属硬掩模(7)和介电硬掩模(6)上形成互连全通孔(12)图形；第三步刻蚀一定深度互连全通孔(1 和冗余通孔(D)，其中互连全通孔(1 的深度为保证后续沟槽刻蚀对通孔不会造成刻蚀不足或过刻蚀；第四步旋涂光阻层(9)，光刻在光阻层(9)上形成互连线金属(11)和冗余金属(DM) 的沟槽图形；第五步刻蚀上述沟槽图形，在所述的互连全通孔(1 底部打开刻蚀阻挡层(3)，在所述的介电层(4)上形成所述的互连线金属(11)和冗余金属(DM)的沟槽，形成双大马士革结构；第六步沉积金属阻挡层、铜籽晶层、电镀填充金属铜，以及化学/机械研磨平坦化去除多余金属，研磨至介电层G)，最终形成第二金属层(10)的步骤。
9.如权利要求8所述的制作方法，其中，所述的第一步中形成的所述的介电层(4)上还包括沉积介电保护层(5)的步骤；
10.如权利要求8所述的制作方法，其中，所述的沉积刻蚀阻挡层的工艺为CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成。
11.如权利要求8所述的制作方法，其中，所述的沉积介电硬掩模的工艺为CVD沉积法沉积SiCN、SiN, SiC、SiCO中的一种或多种材料形成。
12.如权利要求8所述的制作方法，其中，所述的沉积金属硬掩模为PVD沉积TiN、Ti、 TaN、Ta、W、WN中的一种或多种材料来形成。
13.如权利要求8所述的制作方法，其中，所述的金属阻挡层可以通过PVD或ALD方法沉积TaN、Ta、TiN、Ti中的一种或多种形成。
14.如权利要求8所述的制作方法，其中，所述的铜籽晶层可采用PVD沉积形成。
15.如权利要求1-14中任一项所述的制作方法，其中，可以通过重复上述步骤制作多层金属层。
16.一种具有部分冗余通孔填充的双大马士革制造工艺的集成电路，其特征在于使用权利要求1-14中任一项所述的制作方法制作。
全文摘要
本发明提出一种铜互连冗余通孔填充及双大马士革制造工艺，采用双层硬掩模刻蚀工艺制作含有部分刻蚀冗余通孔的双大马士革结构，在部分传统制造工艺无法填充冗余通孔的区域添加冗余通孔，特别是可以在以前很多无法填充冗余通孔的孤立通孔周围添加冗余通孔，提高了刻蚀通孔的密度及密度均匀性，进而能够改善通孔刻蚀的均匀性，增加通孔刻蚀工艺窗口。
文档编号H01L21/768GK102437104SQ20111038629
公开日2012年5月2日 申请日期2011年11月28日 优先权日2011年11月28日
发明者姬峰, 张亮, 李磊, 胡友存, 陈玉文 申请人:上海华力微电子有限公司