半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及具有电流检测功能的半导体装置。
技术背景
以往，作为众所周知的技术，在MOSFET(Metal Oxide SemiconductorField Effect Transistor 电场效应晶体管)，IGBT (Insulated Gate BipolarTransistor 绝缘栅型双极晶体管)等的绝缘栅型半导体装置中，在1个半导体芯片内，设置主绝缘栅型半导体元件 (以下称为“主元件”)，以及从该主元件分割的、栅极和漏极与主元件共用，并且尺寸小的电流检测用绝缘栅型半导体元件(以下称为“电流检测元件”)，将电流检测用的电阻与该电流检测元件的源极连接，利用由于该电阻而引起的电压降低，检测与流过主元件的电流成比例的微小电流(例如，参照专利文献1、下列专利文献2、下列专利文献幻。根据具备这种电流检测功能的绝缘栅型半导体装置(以下，称为带有电流检测功能的半导体装置)，通过利用上述电阻来检测作为与主元件成比例的电流的流过电流检测元件的电流，当在绝缘栅型半导体装置中流过过电流的情况下，可发出警报、或启动保护电路。因此，能防止元件被破坏。
图35是表示带有电流检测功能的半导体装置的一个例子的平面图；图36是示意性地表示图35的切线A-A’的构成的剖面图。如这些图中所示，一般情况下，电流检测元件 1的电流感应电极2在与主元件4的源电极5相同的金属层中，与源电极5分开设置。在电流感应电极2和源电极5之间连接电流检测用的上述电阻10。
另外，在与主元件4的栅极绝缘膜(省略图示)以及栅电极6相同的层上，分别共同地设置电流检测元件1的栅极绝缘膜(省略图示)以及栅电极3。电流检测元件1和主元件4具有共同的漂移层7以及漏电极8。电流检测元件1的栅电极3和主元件4的栅电极6与栅电极焊盘9电连接。在图36中省略了主体区域以及源极区域。
图37是表示以往的带电流检测功能的半导体装置的构成的剖面图。如图37所示，在以往的平面栅型的带电流检测功能的半导体装置中，主元件4的主体区域12和电流检测元件1的主体区域11的杂质浓度和扩散深度相同，其端部的曲率也相同。另外，主元件4的相邻的主体区域12的间隔和电流检测元件1的相邻的主体区域11的间隔相同。
图38是表示以往的带电流检测功能的半导体装置的其他构成的剖面图。如图38 所示，在以往的沟槽栅型的带电流检测功能的半导体装置中，主元件4的沟槽14和电流检测元件1的沟槽13的深度相同，且宽度也相同。另外，主元件4的相邻的沟槽14的间隔和电流检测元件1的相邻的沟槽13的间隔相同。而且，主元件4的主体区域12的扩散深度和电流检测元件1的主体区域11的扩散深度相同。
另外，主元件4的主体区域12和电流检测元件1的主体区域11的杂质浓度相同。 另外，在主元件4的主体区域12和电流检测元件1的主体区域11中，当各自的一部分不与源电极5连接而呈电浮起的情况下，在主元件4的主体区域12中与源电极5相接的部分的比率和在电流检测元件1的主体区域11中与电流感应电极2相接的部分的比率相同。在此，在能够控制大功率的IGBT等元件中具有以下的问题，S卩，在高电压、高电流时，栅极电压变得不稳定，产生不均勻的电流或振荡等，当流过过大的电流时，元件被破坏。 另外，在具有电流检测功能的IGBT中具有以下问题，S卩，由于从大电流的检测开始到栅极电压的降低为止的反馈回路长，因此，容易产生保护延迟或不稳定的振荡等问题。为了解决上述问题，有的发明提出了虚拟沟槽栅型IGBT结构的方案，S卩，在将栅电极埋入沟槽的沟槽栅型IGBT结构中，设置与沟槽栅电极结构相同的埋入电极，将该埋入电极与发射电极电连接(例如，参照下列专利文献4)。根据该虚拟沟槽型IGBT结构，埋入电极成为与发射电位相同的电位。因此，可以将无效的栅电极(埋入电极)中生成的负电荷排出，所以，能阻止负电荷的影响。因此，即使在高电压、高电流时，栅极电压也能稳定，可阻止电流不均勻或振荡等问题，因此，在流过过大的电流时，可防止元件被破坏。接下来，对以往的虚拟沟槽型的带电流检测功能的半导体装置进行说明。图39是表示以往的虚拟沟槽型的带电流检测功能的半导体装置的构成的剖面图。如图39所示，在以往的虚拟沟槽型的带电流检测功能的半导体装置中，主元件4以及电流检测元件1都具有虚拟沟槽型IGBT结构(以下，称为“第1虚拟沟槽结构”)101。在IGBT的情况下，主体区域、漏电极以及源电极被称为基极区域、集电极以及发射电极。在此，电流检测元件1和主元件4形成在相同的半导体基板上。因此，电流检测元件1和主元件4具有共用的η漂移层7、ρ集电层62以及集电极8。电流检测元件1和主元件4都在与η漂移层7的集电极8相反的一侧的表面上分别设置了多个沟槽。在沟槽中，隔着栅极绝缘膜59，设置了由多晶硅等构成的埋入电极即埋入了栅电极3、6的沟槽栅电极73、74 ；以及虚拟沟槽电极75、76。沟槽栅电极73、74与栅极端子电连接，虚拟沟槽电极75、76不与栅极端子连接。由于IGBT利用栅极控制主电流，因此，与栅极端子不连接的虚拟沟槽电极75、76就成为对控制不起作用的电极。另外，在夹在沟槽栅电极73、74彼此之间的区域中，设置了基极区域56、12，在基极区域56、12的表面上，选择性设置分别与沟槽栅电极73、74相接的η+源极区域55、58。另外，发射电极2、5分别与基极区域56、12以及η+源极区域55、58相接。并且，在夹在沟槽栅电极73、74和虚拟沟槽电极75、76之间的区域中，以及在夹在虚拟沟槽电极75、76彼此之间的区域中，设置了 P型的浮动层71、72。ρ型的浮动层71、72由于隔着层间绝缘膜57、 60与发射电极2、5相隔，因此，成为分别与发射电极2、5呈电浮起的状态。另外，如图39所示，电流检测元件1以及主元件4的沟槽栅电极73、74相互电连接。因此，这些沟槽栅电极73、74被同时驱动。另一方面，由于电流检测元件1以及主元件 4的发射电极2、5相互隔开设置，因此，电流检测元件1以及主元件4的主电流的路径不同。 另外，虽然图中没有显示，但是，为了稳定电位，电流检测元件1以及主元件4中的虚拟沟槽电极75、76例如与发射电极2、5或ρ型浮动层71、72连接。并且，在图37 图39中，虽然主元件4和电流检测元件1具有同样的大小，但在实际的元件中，电流检测元件1的表面积为主元件4的几十分之一。因此，在电流检测元件1中流过与流过主元件4的电流的表面积比相应的百分之几的电流。另外，通过检测流过电流检测元件1的电流，可在过电流流过主元件4时，控制元件。
专利文献1 JP特开平9493856号公报
专利文献2 JP特开平4-355968号公报
专利文献3 JP特开平6-29539号公报
专利文献4 JP特开2003-188382号公报
通常，主元件和电流检测元件是在相同的半导体基板上利用相同的设计规则进行制造。但是，由于设计上的差别或工艺中产生的偏差等原因，有时候电流检测元件的耐压变得比主元件的耐压还低。在这种情况下，如果外加的反向偏压变大，则有可能电流检测元件会先于主元件发生雪崩击穿。通常，反向偏压时的栅极电位是和主元件的源电极相同的电位。另外，主元件和电流检测元件的栅极电位相同。因此，如果电流检测元件发生雪崩击穿， 在电流检测用的电阻(电阻值R)中流过雪崩电流(电流值1a)，则在该电阻的两端产生的电位差(IaXR)会被外加到电流检测元件的栅极绝缘膜上。因此，如果电流检测元件的栅极绝缘膜的耐压比(IaXR)还低，则当反向偏压变大时，电流检测元件会在主元件之前被破坏，因此，会变得无法监视流过主元件的电流量。
另外，在具有电流检测功能的IGBT中，有时会由于周边部的扩散层的处理的影响而导致电流检测元件的耐压变低。因此，例如，在由于IGBT的开关动作等原因而产生很大的浪涌电压的情况下，有时负荷或电流会集中到耐压低的电流检测元件上，从而破坏元件， 因此，产生元件的可靠性低的问题。发明内容
为了解决上述现有技术中的问题，本发明的目的是提供一种能够在外加反向偏压时防止电流检测元件被破坏的半导体装置。另外，其目的还包括提供一种当流过过大电流时，可以防止元件被破坏的半导体装置。
为了解决上述课题，达成目的，技术方案1的发明中的半导体装置的特征在于，其具有主元件；尺寸比该主元件小的电流检测元件；和连接在主元件和电流检测元件之间的电阻。根据该电阻两端的电位差来检测流过主元件的电流。在这种半导体装置中，电流检测元件的反向偏压时的耐压比主元件的反向偏压时的耐压高。
另外，技术方案2的发明中的半导体装置的特征在于，其具有主元件；尺寸比该主元件小的电流检测元件；和连接在主元件和电流检测元件之间的电阻。根据该电阻两端的电位差来检测流过主元件的电流。在这种半导体装置中，电流检测元件的栅极绝缘膜的绝缘耐压，比反向偏压时能流过电流检测元件的最大电流与上述电阻之积大。
另外，技术方案3的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极(第1电极) 和电流检测元件的电流感应电极(第3电极)之间连接有上述电阻。并且，主元件的主体区域(第1个第2导电型半导体区域)的扩散深度比电流检测元件的主体区域(第2个第 2导电型半导体区域)的扩散深度浅。
另外，技术方案4的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的端部的曲率比电流检测元件的主体区域的端部的曲率小。另外，技术方案5的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有平面栅型的主元件和平面栅型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的相邻的主体区域的间隔比电流检测元件的相邻的主体区域的间隔宽。另外，技术方案6的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的沟槽(第1沟槽)比电流检测元件的沟槽(第2沟槽)深。另外，技术方案7的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的相邻的沟槽的间隔比电流检测元件的相邻的沟槽的间隔宽。另外，技术方案8的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的扩散深度比电流检测元件的主体区域的扩散深度浅。另外，技术方案9的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件中的漂移层(第1个第1导电型半导体层)的、与主体区域的界面附近区域的杂质浓度，比电流检测元件中的漂移层(第 2个第1导电型半导体层)的、与主体区域的界面附近区域的杂质浓度高。另外，技术方案10的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的沟槽的宽度比电流检测元件的沟槽的宽度窄。另外，技术方案11的发明中的半导体装置的特征在于，在技术方案1记载的发明中，具有沟槽栅极型的主元件和沟槽栅极型的电流检测元件。在主元件的源电极和电流检测元件的电流感应电极之间连接有上述电阻。并且，主元件的主体区域的、由主元件的沟槽分开的多个区域中的一部分从源电极电浮起。电流检测元件的主体区域与电流感应电极短路的比率比主元件的主体区域与源电极短路的比率高。另外，技术方案12的发明中的半导体装置的特征在于，在技术方案3记载的发明中，在主元件的漂移层(第1个第1导电型半导体层)和漏电极(第2电极)之间具有集电层(第1个第2导电型半导体层)。并且，在电流检测元件的漂移层(第2个第1导电型半导体层)和漏电极(第4电极)之间具有集电层(第2个第2导电型半导体层)。另外，技术方案13的发明中的半导体装置的特征在于，在技术方案3记载的发明中，主元件和电流检测元件形成在同一个半导体基板上。在这种情况下，主元件的漂移层和电流检测元件的漂移层是共用的；主元件的漏电极和电流检测元件的漏电极是共用的。
另外，技术方案14的发明中的半导体装置的特征在于，在技术方案12记载的发明中，主元件和电流检测元件形成在同一个半导体基板上。在这种情况下，主元件的漂移层和电流检测元件的漂移层共用；主元件的漏电极和电流检测元件的漏电极共用；主元件的集电层和电流检测元件的集电层共用。
另外，技术方案15的发明中的半导体装置的特征在于，在技术方案3 12中任意一项记载的发明中，主元件和电流检测元件形成在不同的半导体基板上。在该情况下，主元件的漏电极和电流检测元件的漏电极在各自的芯片的外侧通过配线电连接。
根据技术方案1的发明，可以避免在外加反向偏压时，电流检测元件先于主元件引起破坏。根据技术方案2的发明，可以避免在外加反向偏压时，由于电流检测元件的栅极绝缘膜引起绝缘破坏。根据技术方案3 11的发明，能够实现技术方案1的半导体装置。 根据技术方案12的发明，即使是电导率调制型的半导体装置，也能够实现技术方案1的半导体装置。根据技术方案13或技术方案14的发明，能够用1个芯片构成带电流检测功能的半导体装置。根据技术方案15的发明，能够用2个或以上的芯片构成带电流检测功能的半导体装置。
另外，技术方案16的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案17的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案18的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。另外，技术方案19的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。另外，技术方案20的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。另外，技术方案21的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。另外，技术方案22的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接， 上述第1虚拟沟槽结构部与上述第1主电极电连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间， 形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。另外，技术方案23的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第 1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部和上述第 1虚拟沟槽结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第 2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案M的发明的半导体装置的特征在于，在技术方案16、19、22、23中任意一项所记载的发明中，上述电流检测结构区域的上述第2虚拟沟槽结构部与上述第2 沟槽栅极结构部以及上述第1沟槽栅极结构部连接。
另外，技术方案25的发明的半导体装置的特征在于，在技术方案16、19、22、23中任意一项所记载的发明中，上述电流检测结构区域的上述第2虚拟沟槽结构部与上述第2 主电极电连接。
另外，技术方案沈的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案27的发明的半导体装置的特征在于，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，在上述半导体装置中，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
另外，技术方案观的发明的半导体装置的特征在于，在技术方案沈或27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2沟槽栅极结构部以及上述第1沟槽栅极结构部连接。
另外，技术方案四的发明的半导体装置的特征在于，在技术方案沈或27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2主电极电连接。
另外，技术方案30的发明的半导体装置的特征在于，在技术方案27所记载的发明中，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2个第2导电型的层连接。
根据技术方案16、19、22 25的发明，主活性区域的第2导电型的层成为浮动结构。另一方面，电流检测结构区域的第2导电型的层与发射电极成为相同电位，不再是浮动结构。不具有浮动结构的元件与具有浮动结构的元件相比，元件耐压高，因此，电流检测结构区域的耐压变得比主活性区域的耐压高。由此，在电流检测结构区域中不再发生由于耐压低而导致的负荷或电流的集中。因此，即使在过大电流流过主活性区域的情况下，也不会破坏电流检测结构区域，从而能够通过电流检测结构区域来检测流过主活性区域的过大电流。因此，能够在主活性区域被破坏之前，停止工作或启动保护电路。
另外，根据技术方案17，18，20，21的发明，主活性区域的虚拟沟槽结构部与栅电极或发射电极不连接，电流检测结构区域的虚拟沟槽结构部与栅电极或发射电极连接，并与这些电极成为相同的电位。因此，由于电流检测结构区域的电位稳定，所以电流检测结构区域的耐压变得比主活性区域的耐压高。
另外，根据技术方案沈 30的发明，在主活性区域中不形成虚拟沟槽结构部，在电流检测结构区域中形成虚拟沟槽结构部。因此，电流检测结构区域的耐压变得比主活性区域的耐压高。
(发明效果)
根据本发明的半导体装置，能够起到防止在外加反向偏压时电流检测元件被破坏的效果。另外，根据本发明的半导体装置，能够起到当流过过大电流时防止元件被破坏的效^ ο


图1是表示本发明的实施方式1的带电流检测功能的半导体装置的构成的剖面图。
图2是表示本发明的实施方式2的带电流检测功能的半导体装置的构成的剖面图。
图3是表示本发明的实施方式3的带电流检测功能的半导体装置的构成的剖面图。
图4是表示本发明的实施方式4的带电流检测功能的半导体装置的构成的剖面图。
图5是表示本发明的实施方式5的带电流检测功能的半导体装置的构成的剖面图。
图6是表示本发明的实施方式6的带电流检测功能的半导体装置的构成的剖面图。
图7是表示本发明的实施方式7的带电流检测功能的半导体装置的构成的剖面图。
图8是表示本发明的实施方式8的带电流检测功能的半导体装置的构成的剖面图。
图9是表示本发明的实施方式9的带电流检测功能的半导体装置的构成的剖面图。
图10是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的平面图。
图11是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的剖面图。
图12是表示本发明的实施方式11的带电流检测功能的半导体装置的构成的剖面图。
图13是表示本发明的实施方式12的带电流检测功能的半导体装置的构成的剖面图。图14是表示本发明的实施方式13的带电流检测功能的半导体装置的构成的剖面图。图15是表示本发明的实施方式14的带电流检测功能的半导体装置的构成的剖面图。图16是表示本发明的实施方式15的带电流检测功能的半导体装置的构成的剖面图。图17是表示本发明的实施方式16的带电流检测功能的半导体装置的构成的剖面图。图18是表示本发明的实施方式17的带电流检测功能的半导体装置的构成的剖面图。图19是表示本发明的实施方式18的带电流检测功能的半导体装置的构成的剖面图。图20是表示本发明的实施方式19的带电流检测功能的半导体装置的构成的平面图。图21是表示本发明的实施方式20的带电流检测功能的半导体装置的构成的剖面图。图22是表示本发明的实施方式21的带电流检测功能的半导体装置的构成的剖面图。图23是表示本发明的实施方式22的带电流检测功能的半导体装置的构成的剖面图。图M是表示本发明的实施方式23的带电流检测功能的半导体装置的构成的剖面图。图25是表示本发明的实施方式M的带电流检测功能的半导体装置的构成的剖面图。图沈是表示本发明的实施方式25的带电流检测功能的半导体装置的构成的剖面图。图27是表示本发明的实施方式沈的带电流检测功能的半导体装置的构成的剖面图。图观是表示本发明的实施方式27的带电流检测功能的半导体装置的构成的剖面图。图四是表示本发明的实施方式观的带电流检测功能的半导体装置的构成的剖面图。图30是表示本发明的实施方式四的带电流检测功能的半导体装置的构成的剖面图。图31是表示本发明的实施方式30的带电流检测功能的半导体装置的构成的剖面图。图32是表示本发明的实施方式31的带电流检测功能的半导体装置的构成的剖面图33是表示本发明的实施方式32的带电流检测功能的半导体装置的构成的剖面图34是表示IGBT元件结构和元件耐压的关系的特性图。 图35是表示带电流检测功能的半导体装置的构成的一个例子的平面图。 图36是示意性地表示图35的剖截线A-A’的构成的剖面图。 图37是表示以往的带电流检测功能的半导体装置的构成的剖面图。 图38是表示以往的带电流检测功能的半导体装置的其他构成的剖面图。 图39是表示以往的虚拟沟槽型的带电流检测功能的半导体装置的构成的剖面图中10电阻21电流检测元件22电流感应电极(发射电极) 23,26栅电极24主元件25源电极(发射电极)27η漂移层28漏电极 31,32ρ主体区域 33、34沟槽 35,38η+源极区域36、39栅极绝缘膜37、40层间绝缘膜41η+高浓度区域42P集电层 81、82ρ型浮动层 83、84沟槽栅电极 85、86虚拟沟槽电极具体实施方式
以下，参照附图对本发明的半导体装置的优选实施方式进行详细说明。在本说明书以及附图中，在标注了 η或ρ的层或区域，分别表示电子或正孔为多个载体。另外，标注有+的区域表示比没有标注+的层或区域杂质浓度高。并且，在以下的实施方式的说明以及附图中，对同一结构赋予相同的符号，并省略重复的说明。
(实施方式1)
图1是表示本发明的实施方式1的带电流检测功能的半导体装置的构成的剖面图。如图1所示，实施方式1的半导体装置是平面栅型的M0SFET。电流检测元件21和主元件24形成在相同的半导体基板上。因此，电流检测元件21和主元件具有共同的η漂移层CN 102522427 A说明书11Λ9页。S 。 图[O图0092]0093]0094]0095]0096]0097]图0098]0099]0100] 0101] 0102]0103]0104]0105]0106]0107]0108]0109]0110] 0111] 0112]0113]0114]0115]0116]27以及漏电极观。电流检测元件21和主元件M通过省略了图示的ρ分离区域等被分离。 电流检测元件21的尺寸比主元件M的尺寸小。电流检测元件21的结构如下所述。在η半导体基板(η漂移层27)的第1主面的表面层上选择性地设置了 P主体区域31。η+源极区域35选择性地设置在P主体区域31的表面层上。栅极绝缘膜36与ρ主体区域31的、夹在η.源极区域35和η漂移层27中的部分的表面相接。栅电极23设置在栅极绝缘膜36上。栅电极23被层间绝缘膜37覆盖。在于层间绝缘膜37上开口的接触孔(contact hole)处，电流感应电极22与η+源极区域35 和ρ主体区域31这两者相接。漏电极观与η漂移层27的第2主面相接。主元件M的结构如下所述。在η半导体基板(η漂移层27)的第1主面的表面层上选择性地设置了 P主体区域32。η+源极区域38选择性地设置在ρ主体区域32的表面层上。栅极绝缘膜39与ρ主体区域32的、夹在η.源极区域38和η漂移层27中的部分的表面相接。栅电极26设置在栅极绝缘膜39上。栅电极沈被层间绝缘膜40覆盖。在于层间绝缘膜40上开口的接触孔处，源电极25与η+源极区域38和ρ主体区域32这两者相接。电流检测用的电阻连接于源电极25和电流感应电极22之间。电流检测用的电阻既可以和电流检测元件21以及主元件M —起在同一个半导体基板上制作，也可以相对于具有电流检测元件21以及主元件M的半导体芯片外设。电流检测元件21的栅极绝缘膜36和主元件M的栅极绝缘膜39可以通过对在例如基板的第1主面的整个面上形成的氧化膜等的绝缘膜进行图案化(patterning)而同时形成。因此，两元件21、24的栅极绝缘膜36、39的厚度相同。并且，栅极绝缘膜36、39的厚度被设计成电流检测元件21的栅极绝缘膜36的绝缘耐压比反向偏压时能流过电流检测元件21的最大电流与电流检测用的电阻之积大。另外，主元件M的ρ主体区域32的扩散深度被设计成比电流检测元件21的ρ 主体区域31的扩散深度浅。在这种情况下，主元件M的ρ主体区域32的端部的曲率变得比电流检测元件21的ρ主体区域31的端部的曲率小。因此，在外加反向偏压时，主元件M 的P主体区域32的端部的电场变得比电流检测元件21的ρ主体区域31的端部的电场高， 很容易在主元件M中先于电流检测元件21产生雪崩击穿，因此，可防止电流检测元件21 在主元件M之前被破坏。即，与主元件M相比，能够提高在电流检测元件21外加反向偏压时的耐压。(实施方式2)图2是表示本发明的实施方式2的带电流检测功能的半导体装置的构成的剖面图。如图2所示，在实施方式2的半导体装置中，主元件M的相邻的ρ主体区域32的间隔比电流检测元件21的相邻的ρ主体区域31的间隔宽。电流检测元件21和主元件M的ρ 主体区域31、32的扩散深度以及端部的曲率相同。其他的构成与实施方式1相同。因此， 通过拉宽主元件M的P主体区域32的间隔，主元件M很容易先于电流检测元件21产生雪崩击穿，所以，可防止电流检测元件21在主元件M之前被破坏。并且，也可以将实施方式1和实施方式2进行组合。(实施方式3)图3是表示本发明的实施方式3的带电流检测功能的半导体装置的构成的剖面图。如图3所示，实施方式3的半导体装置为沟槽栅型的M0SFET。在电流检测元件21中，沟槽33贯穿η+源极区域35和ρ主体区域31到达η漂移层27，隔着栅极绝缘膜36用栅电极23填埋。另外，在主元件M中，沟槽34贯穿η+源极区域38和ρ主体区域32到达η漂移层27，隔着栅极绝缘膜39用栅电极沈填埋。并且，主元件M的沟槽34变得比电流检测元件21的沟槽33深。其他的构成与实施方式1相同。通过使主元件M的沟槽34变深， 当外加反向偏压时，电流检测元件21的耐压变得比主元件M的耐压高。(实施方式4)图4是表示本发明的实施方式4的带电流检测功能的半导体装置的构成的剖面图。如图4所示，在实施方式4的半导体装置中，主元件M的相邻的沟槽34的间隔变得比电流检测元件21的相邻的沟槽33的间隔宽。电流检测元件21和主元件M除了沟槽33、 34的深度相同之外，其他构成与实施方式3相同(在实施方式5 8中也相同)。综上所述，通过拉宽主元件M的沟槽34的间隔，与主元件M相比，能够提高在电流检测元件21 外加反向偏压时的耐压。(实施方式5)图5是表示本发明的实施方式5的带电流检测功能的半导体装置的构成的剖面图。如图5所示，在实施方式5的半导体装置中，主元件M的ρ主体区域32的扩散深度变得比电流检测元件21的ρ主体区域31的扩散深度浅。即使这样，与主元件M相比，也能够提高在电流检测元件21外加反向偏压时的耐压。(实施方式6)图6是表示本发明的实施方式6的带电流检测功能的半导体装置的构成的剖面图。如图6所示，在实施方式6的半导体装置中，在主元件M中，η漂移层27的与ρ主体区域32的界面附近的区域成为η+高浓度区域41。该η+高浓度区域41的η型杂质浓度比电流检测元件21中的η漂移层27的与ρ主体区域31的界面附近的区域高。即使这样，与主元件M相比，也能够提高在电流检测元件21外加反向偏压时的耐压。(实施方式7)图7是表示本发明的实施方式7的带电流检测功能的半导体装置的构成的剖面图。如图7所示，在实施方式7的半导体装置中，主元件M的沟槽34的宽度变得比电流检测元件21的沟槽33的宽度窄。即使这样，与主元件M相比，也能够提高在电流检测元件 21外加反向偏压时的耐压。(实施方式8)图8是表示本发明的实施方式8的带电流检测功能的半导体装置的构成的剖面图。如图8所示，在实施方式8的半导体装置中，在主元件M中，ρ主体区域32由沟槽34 被分成多个区域，但是，该多个区域中的一部分被层间绝缘膜40覆盖，成为从源极电极25 电浮起的状态。在电流检测元件21中也相同，虽然图中没有显示，但是ρ主体区域31的部分区域被层间绝缘膜37覆盖，成为从电流感应电极22电浮起的状态。在这些ρ主体区域 31、32中的成为电浮起的状态的区域中，没有设置η+源极区域35、38。并且，在电流检测元件21中，ρ主体区域31与电流感应电极22短路的比率变得比在主元件M中ρ主体区域 32与源电极25短路的比率高。即使这样，与主元件M相比，也能够提高在电流检测元件 21外加反向偏压时的耐压。并且，可以将实施方式3 8中的2个以上进行组合。(实施方式9)
图9是表示本发明的实施方式9的带电流检测功能的半导体装置的构成的剖面图。如图9所示，实施方式9的半导体装置为平面栅型的IGBT，其构成为在实施方式1的半导体装置的η漂移层27和漏电极观之间插入ρ集电层42。电流检测元件21和主元件 24具有共同的ρ集电层42。在IGBT的情况下，ρ主体区域以及漏电极分别被称为ρ基极区域以及集电极。并且，即使对于实施方式2 8，也可通过插入ρ集电层42来构成IGBT。 如果这样做的话，则即使是电导率调制型的半导体装置，与主元件M相比，也能够提高在电流检测元件21外加反向偏压时的耐压。
(实施方式10)
图10是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的平面图。另外，图11是表示本发明的实施方式10的带电流检测功能的半导体装置的构成的剖面图。如图11所示，在本发明的实施方式的带电流检测功能的半导体装置中，设置了主元件M和与主元件M分离的电流检测元件21。电流检测元件21和主元件M形成在相同的半导体基板的电流检测结构区域。因此，电流检测元件21和主元件M具有共同的η漂移层27，ρ集电层42以及集电极28。
在图11中，主元件24和电流检测元件21大小相同，但是，在实际的元件中，电流检测元件21的表面积是主元件M的几十分之一。因此，在电流检测元件21中，流过与流过主元件对的电流的表面积比相应的百分之几的电流。并且，通过检测流过电流检测元件 21的电流，能够在过电流流过主元件M时控制元件。
首先，对主元件M的结构进行说明。主元件M和电流检测元件21形成在相同的半导体基板的主活性区域内，而且主元件M具有第1虚拟沟槽型IGBT结构101。因此，在与形成η漂移层27的集电极观的面相反一侧的表面上设置了多个沟槽。在沟槽中，隔着栅极绝缘膜39，设置了由多晶硅等构成的埋入电极即埋入了栅电极沈的沟槽栅电极84、和虚拟沟槽电极86。沟槽栅电极84由与栅极端子G电连接的沟槽栅极结构部构成；虚拟沟槽电极86由不与栅极端子G连接的虚拟沟槽结构部构成。
并且，在夹在沟槽栅电极84彼此之间的部分的表面上，设置了 P基极区域32，在ρ 基极区域32中，设置了分别与沟槽栅电极84相接的η+源极区域38。另外，在基板的整个面上设置了层间绝缘膜40。层间绝缘膜40上设有开口部，经由该开口部，ρ基极区域32以及η+源极区域38与发射电极25相接。另外，在夹在沟槽栅电极84和虚拟沟槽电极86之间的区域、以及夹在虚拟沟槽电极86彼此之间的区域中，设置了 ρ型浮动层82。ρ型浮动层82由层间绝缘膜40与发射电极25隔开，成为从发射电极25电浮起的状态(浮动)。另外，主元件M的沟槽栅电极84相互电连接，并进一步与栅极端子G连接。并且，虚拟沟槽电极86在图中没有显示的区域中与ρ型浮动层82连接。由此，来稳定主元件M的电位。
接下来，对电流检测元件21的结构进行说明。电流检测元件21具有第2虚拟沟槽型IGBT结构102。S卩，电流检测元件21与主元件M的结构不同，ρ型浮动层81与电流感应电极(发射电极)22相接。因此，ρ型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。
另外，虚拟沟槽电极85与电流检测元件21的沟槽栅电极83和主元件M的沟槽栅电极84电连接。由此，虚拟沟槽电极85与栅极端子G成为相同的电位。并且，电流检测元件21的发射电极22和主元件M的发射电极25是隔开设置的。并且，如图10所示，各沟槽可以在主元件M以及电流检测元件21处分别终结。
根据实施方式10，电流检测元件21的元件耐压变得比主元件M高，因此，当由于 IGBT的开关动作等原因而产生很大的浪涌电压的情况下，负荷或电流不会集中于电流检测元件21，因此，即使当在主元件M中流过过大电流的情况下，也不会破坏电流检测元件21， 所以，可通过电流检测元件21检测到在主元件M中流过过大电流这一情况。因此，可在主元件M被破坏之前停止工作，或启动保护电路，提高了元件的可靠性。
(实施方式11)
图12是表示本发明的实施方式11的带电流检测功能的半导体装置的构成的剖面图。如图12所示，在实施方式11中，电流检测元件21的结构与实施方式10不同，具有第 3虚拟沟槽型IGBT结构103。S卩，电流检测元件21的虚拟沟槽电极85不是和沟槽栅电极 83、84连接，而是在图中没有显示的区域与ρ型浮动层81连接。由此，会稳定电流检测元件 21的电位。另外，ρ型浮动层81与发射电极相接。因此，ρ型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式12)
图13是表示本发明的实施方式12的带电流检测功能的半导体装置的构成的剖面图。如图13所示，在实施方式12中，电流检测元件21的结构与实施方式10或实施方式11 不同，具有第4虚拟沟槽型IGBT结构104。S卩，电流检测元件21的虚拟沟槽电极85与发射电极22电连接。因此，虚拟沟槽电极85与发射电极22成为相同的电位，从而稳定电流检测元件21的电位。另外，ρ型浮动层81由层间绝缘膜37与发射电极22隔开。因此，ρ型浮动层81成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件对相比，能够提高电流检测元件21的元件耐压。
(实施方式13)
图14是表示本发明的实施方式13的带电流检测功能的半导体装置的构成的剖面图。如图14所示，在实施方式13中，电流检测元件21的结构与实施方式10 12不同，具有第5虚拟沟槽型IGBT结构105。S卩，电流检测元件21的虚拟沟槽电极85与发射电极22 电连接。因此，虚拟沟槽电极85与发射电极22成为相同的电位，从而稳定电流检测元件21 的电位。另外，P型浮动层81与发射电极22相接。因此，ρ型浮动层81与发射电极22成为相同的电位，不再是从发射电极22电浮起的状态。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式14)
图15是表示本发明的实施方式14的带电流检测功能的半导体装置的构成的剖面图。如图15所示，在实施方式14中，电流检测元件21的结构与实施方式10 13不同，具有第6虚拟沟槽型IGBT结构106。S卩，电流检测元件21的虚拟沟槽电极85与沟槽栅电极 83、84电连接。由此，虚拟沟槽电极85与栅极端子G成为相同的电位。另外，ρ型浮动层81 由层间绝缘膜37与发射电极22隔开，成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式15)
图16是表示本发明的实施方式15的带电流检测功能的半导体装置的构成的剖面图。如图16所示，在实施方式15中，主元件M的结构与实施方式10不同，具有第7虚拟沟槽IGBT结构107。即，主元件对的虚拟沟槽电极86与ρ型浮动层82连接。在此，如果虚拟沟槽电极86与多个ρ型浮动层82中靠近η+源极区域38 —侧的ρ型浮动层82连接， 则由于元件耐压进一步提高，因此为优选。另外，P型浮动层82由层间绝缘膜40与发射电极25隔开，且与虚拟沟槽电极86连接。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。(实施方式16)图17是表示本发明的实施方式16的带电流检测功能的半导体装置的构成的剖面图。如图17所示，在实施方式16中，电流检测元件21的结构与实施方式15不同，具有第 3虚拟沟槽型IGBT结构103。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。(实施方式17)图18是表示本发明的实施方式17的带电流检测功能的半导体装置的构成的剖面图。如图18所示，在实施方式17中，电流检测元件21的结构与实施方式15或16不同，具有第4虚拟沟槽型IGBT结构104。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。(实施方式18)图19是表示本发明的实施方式18的带电流检测功能的半导体装置的构成的剖面图。如图19所示，在实施方式18中，电流检测元件21的结构与实施方式15 17不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。(实施方式19)图20是表示本发明的实施方式19的带电流检测功能的半导体装置的构成的剖面图。如图20所示，在实施方式19中，电流检测元件21的结构与实施方式15 18不同，具有第6虚拟沟槽型IGBT结构106。(实施方式20)图21是表示本发明的实施方式20的带电流检测功能的半导体装置的构成的剖面图。如图21所示，在实施方式20中，主元件M的结构与实施方式10不同，具有第4虚拟沟槽IGBT结构104。即，主元件对的虚拟沟槽电极86与发射电极25电连接。这样会稳定主元件M的电位。另外，P型浮动层82由层间绝缘膜40与发射电极25隔开。因此，ρ型浮动层82成为从发射电极25电浮起的状态(浮动)。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。(实施方式21)图22是表示本发明的实施方式21的带电流检测功能的半导体装置的构成的剖面图。如图22所示，在实施方式21中，电流检测元件21的结构与实施方式20不同，具有第 3虚拟沟槽型IGBT结构103。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。(实施方式22)图23是表示本发明的实施方式22的带电流检测功能的半导体装置的构成的剖面图。如图23所示，在实施方式22中，电流检测元件21的结构与实施方式20或21不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。
(实施方式23)
图M是表示本发明的实施方式23的带电流检测功能的半导体装置的构成的剖面图。如图M所示，在实施方式23中，主元件M的结构与实施方式10不同，具有第6虚拟沟槽IGBT结构106。即，主元件对的虚拟沟槽电极86与沟槽栅电极83、84电连接。由此， 虚拟沟槽电极86与栅极端子G成为相同的电位。另外，ρ型浮动层82由层间绝缘膜40与发射电极25隔开。因此，ρ型浮动层82成为从发射电极25电浮起的状态(浮动)。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式
图25是表示本发明的实施方式M的带电流检测功能的半导体装置的构成的剖面图。如图25所示，在实施方式M中，电流检测元件21的结构与实施方式23不同，具有第 3虚拟沟槽型IGBT结构103。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式25)
图沈是表示本发明的实施方式25的带电流检测功能的半导体装置的构成的剖面图。如图沈所示，在实施方式25中，电流检测元件21的结构与实施方式M不同，具有第 5虚拟沟槽型IGBT结构105。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式沈)
图27是表示本发明的实施方式沈的带电流检测功能的半导体装置的构成的剖面图。如图27所示，在实施方式沈中，主元件M的结构与实施方式10不同，具有沟槽IGBT 结构110。S卩，主元件M不设置虚拟沟槽电极，具有和图8所示的电流检测元件21相同的结构。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式27)
图观是表示本发明的实施方式27的带电流检测功能的半导体装置的构成的剖面图。如图观所示，在实施方式27中，电流检测元件21的结构与实施方式沈不同，具有第1 虚拟沟槽型IGBT结构101。S卩，电流检测元件21的虚拟沟槽电极85在图中没有显示的区域与P型浮动层81连接。由此，会稳定电流检测元件21的电位。另外，ρ型浮动层81由层间绝缘膜37与发射电极22隔开，成为从发射电极22电浮起的状态(浮动)。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。
(实施方式观)
图四是表示本发明的实施方式观的带电流检测功能的半导体装置的构成的剖面图。如图四所示，在实施方式观中，电流检测元件21的结构与实施方式沈或27不同，具有第3虚拟沟槽型IGBT结构103。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。
(实施方式四)
图30是表示本发明的实施方式四的带电流检测功能的半导体装置的构成的剖面23图。如图30所示，在实施方式四中，电流检测元件21的结构与实施方式沈 观不同，具有第4虚拟沟槽型IGBT结构104。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。(实施方式3O)图31是表示本发明的实施方式30的带电流检测功能的半导体装置的构成的剖面图。如图31所示，在实施方式30中，电流检测元件21的结构与实施方式沈 四不同，具有第5虚拟沟槽型IGBT结构105。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。(实施方式31)图32是表示本发明的实施方式31的带电流检测功能的半导体装置的构成的剖面图。如图32所示，在实施方式31中，电流检测元件21的结构与实施方式沈 30不同，具有第6虚拟沟槽型IGBT结构106。通过这样做，与主元件M相比，能够提高电流检测元件 21的元件耐压。(实施方式32)图33是表示本发明的实施方式32的带电流检测功能的半导体装置的构成的剖面图。如图33所示，在实施方式32中，电流检测元件21的结构与实施方式沈 31不同，具有第7虚拟沟槽型IGBT结构107。S卩，电流检测元件21的虚拟沟槽电极85与ρ型浮动层 81连接。在此，如果虚拟沟槽电极85与多个ρ型浮动层81中靠近η.源极区域35 —侧的 P型浮动层81连接，则由于元件耐压进一步提高，因此为优选。另外，ρ型浮动层81由层间绝缘膜37与发射电极22隔开，且与虚拟沟槽电极85连接。通过这样做，与主元件M相比，能够提高电流检测元件21的元件耐压。实施例图34图是表示IGBT的元件结构和元件耐压的关系的特性图。在图34中，纵轴是元件耐压，横轴是IGBT的元件结构。IGBT的元件结构显示了虚拟沟槽电极以及ρ型浮动层连接的部分。如图34所示，当不设置虚拟沟槽电极，且ρ型浮动层为电浮起的状态时，S卩，在图 27 图32所示的主元件M的沟槽型IGBT结构的情况下，元件耐压成为1240V。另外，在图11 15所示的主元件M或图28所示的电流检测元件21中的第1虚拟沟槽型IGBT结构101的情况下，以及在图16 图20所示的主元件M或图33所示的电流检测元件21中的第7虚拟沟槽型IGBT结构107的情况下，元件耐压成为1280V。另外，在图21 23所示的主元件M或图13、图18、图30所示的电流检测元件21 中的第4虚拟沟槽型IGBT结构104的情况下，以及在图M 图沈所示的主元件M或图 15、图20、图32所示的电流检测元件21中的第6虚拟沟槽型IGBT结构106的情况下，元件耐压成为1350V。另外，在图11、图16、图21、图24、图27所示的电流检测元件21中的第2虚拟沟槽型IGBT结构102的情况下、在图12、图17、图22、图25、图四所示的电流检测元件21中的第3虚拟沟槽型IGBT结构103的情况下、以及在图14、图19、图23、图26、图31所示的电流检测元件21中的第5虚拟沟槽型IGBT结构105的情况下，元件耐压成为1370V。综上所述可知，在实施方式10 32中，电流检测元件21的元件耐压比主元件M还高。由此，即使当由于IGBT的开关动作等原因而产生很大的浪涌电压时，负荷或电流也不会集中于电流检测元件。因此，即使在过大的电流流过主元件的情况下，电流检测元件也不会被破坏，所以，可通过电流检测元件检测到在主元件中流过过大电流这一情况。因此， 可以在主元件被破坏之前，停止工作或启动保护电路，所以提高了元件的可靠性。
本发明不局限于上述实施方式，可以进行各种变更。另外，虽然在各实施方式中， 将第1导电型作为η型，将第2导电型作为P型，但是，本发明即使将第1导电型作为P型， 将第2导电型作为η型也同样成立。另外，主元件M和电流检测元件21也可以形成在不同的半导体基板上，带电流检测功能的半导体装置也可以由2个以上的芯片构成。在该情况下，在芯片之外用配线将主元件对的漏电极(集电极)和电流检测元件21的漏电极(集电极)进行电连接即可。
(产业上的可利用性)
综上所述，本发明的半导体装置对于功率半导体装置来说很有用，特别适用于汽车用的MOSFET或IGBT。
权利要求
1.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
2.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。
3.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。
4.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
5.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1个第2导电型的层连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接，上述第2虚拟沟槽结构部与上述第2主电极电连接。
6.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部、上述第2虚拟沟槽结构部和上述第1沟槽栅极结构部相互连接。
7.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述第1虚拟沟槽结构部与上述第1主电极电连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
8.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部， 其特征在于，上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、 以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
9.根据权利要求1、4、7、8中任意一项所述的半导体装置，其特征在于，上述电流检测结构区域的上述第2虚拟沟槽结构部与上述第2沟槽栅极结构部以及上述第1沟槽栅极结构部连接。
10.根据权利要求1、4、7、8中任意一项所述的半导体装置，其特征在于， 上述电流检测结构区域的上述第2虚拟沟槽结构部与上述第2主电极电连接。
11.一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极， 上述主活性区域具有第1沟槽栅极结构部， 上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，其特征在于，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电绝缘的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
12.—种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1 主电极分离的第2主电极，在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的虚拟沟槽结构部，其特征在于，上述主活性区域，在上述第1沟槽栅极结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接，上述电流检测结构区域，在上述第2沟槽栅极结构部和上述虚拟沟槽结构部之间、以及在上述虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
13.根据权利要求11或12所述的半导体装置，其特征在于，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2沟槽栅极结构部以及上述第1沟槽栅极结构部连接。
14.根据权利要求11或12所述的半导体装置，其特征在于，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2主电极电连接。
15.根据权利要求12所述的半导体装置，其特征在于，上述电流检测结构区域的上述虚拟沟槽结构部与上述第2个第2导电型的层连接。
全文摘要
一种半导体装置，在第1导电型基板的第1主面上形成主电流流过的主活性区域以及第1主电极；和对流过上述主活性区域的上述主电流的变动进行检测的电流检测结构区域以及与上述第1主电极分离的第2主电极。在上述基板的第2主面上形成第3主电极，上述主活性区域具有第1沟槽栅极结构部，在上述第1沟槽栅极结构部之间，形成对元件的控制不起作用的第1虚拟沟槽结构部，上述电流检测结构区域具有第2沟槽栅极结构部，在上述第2沟槽栅极结构部之间，形成对元件的控制不起作用的第2虚拟沟槽结构部。上述主活性区域，在上述第1沟槽栅极结构部和上述第1虚拟沟槽结构部之间、以及在上述第1虚拟沟槽结构部彼此之间，形成与上述第1主电极电绝缘的第1个第2导电型的层，且上述第1沟槽栅极结构部相互连接。上述电流检测结构区域，在上述第2沟槽栅极结构部和上述第2虚拟沟槽结构部之间、以及在上述第2虚拟沟槽结构部彼此之间，形成与上述第2主电极电连接的第2个第2导电型的层，且上述第2沟槽栅极结构部和上述第1沟槽栅极结构部相互连接。
文档编号H01L29/78GK102522427SQ20111041410
公开日2012年6月27日 申请日期2009年1月28日 优先权日2008年1月29日
发明者今川铁太郎, 吉川功, 小山雅纪, 椎木崇, 浅井诚, 百田圣自, 藤井岳志, 阿部和 申请人:富士电机株式会社, 株式会社电装