专利名称：半导体集成电路器件及其制造方法和驱动方法
技术领域：
本发明涉及一种半导体集成电路器件，更具体而言涉及包括一种包括具有层叠结构的相变存储器的半导体集成电路器件及其制造方法和驱动方法。
背景技术：
非易失性存储器件例如相变存储器件可以包括电阻根据温度而变化的相变材料。通常，存在基于硫族化物(GST)的材料作为相变材料，所述硫族化物(GST)包括锗(Ge)、锑(Sb)和碲(Te)。相变材料基于温度变为定义两个状态“复位”(或逻辑“I”)或“设置”(或逻辑“O”)的非晶态或结晶态。在动态随机存取存储器(DRAM)的应用中，相变存储器件可以包括由字线和位线定义的多个存储器单元。所述多个存储器单元中的每个都可以包括可变电阻器和开关器件，所述可变电阻器包含相变材料，所述开关器件选择性地驱动可变电阻器。在相变存储器件中，可以在半导体衬底内的结区设置字线，可以在互连区设置位线，且二极管或晶体管可以用作开关器件。提高相变存储器件中的存储器单元密度和减小芯片面积的大小是有利的。然而，减小存储器单元的最小特征尺寸受到曝光源的限制。
发明内容
本发明目的是在有限的面积内集成更多的单位单元(unit cell)。根据本发明的一个不例性实施例的一个方面，一种半导体集成电路器件，包括半导体衬底；上电极，所述上电极从所述半导体衬底的表面延伸具有预定的高度；多个开关结构，所述多个开关结构被层叠且沿着与所述半导体衬底的所述表面平行的方向从所述上电极的两侧延伸；以及相变材料层，所述相变材料层被设置在所述多个开关结构与所述上电极之间。根据本发明的另一个示例性实施例的另一个方面，一种半导体集成电路器件，包括半导体衬底；上电极，所述上电极以柱状形成在所述半导体衬底的表面上且与位线实质连接；多个开关结构，所述多个开关结构沿着与所述半导体衬底的所述表面平行的方向从所述上电极的侧壁延伸；以及相变材料层，所述相变材料层被设置在所述多个开关结构与所述上电极之间，以及根据所述多个开关结构的操作而发生相变。所述多个开关结构与绝缘层交替层叠，所述多个开关结构之间具有所述绝缘层。所述多个开关结构与彼此不同的字线电连接。根据本发明的另一个示例性实施例的另一个方面，一种半导体集成电路器件，包括半导体衬底；上电极，所述上电极以柱状形成在所述半导体衬底的表面上且与位线实质连接；多个开关结构，所述多个开关结构沿着与所述半导体衬底的所述表面平行的方向从所述上电极的侧壁延伸；以及相变材料层，所述相变材料层沿着所述上电极的底表面和侧表面形成，且与所述多个开关结构部分接触以发生相变。所述位线被形成在所述多个开关结构之上的表面上。所述多个开关结构与绝缘层交替层叠，所述多个开关结构之间具有所述绝缘层且所述多个开关结构分别与不同的字线电连接，且所述位线和所述字线实质上彼此垂直。根据本发明的另一个示例性实施例的又一个方面，提供了一种制造半导体集成电路器件的方法。所述方法包括以下步骤在半导体衬底上形成多层的绝缘结构；在所述多层的绝缘结构的预定部分中形成垂直孔；在所述垂直孔的两侧的所述多层的绝缘结构中形成多个水平孔，且所述多个水平孔沿着与所述半导体衬底平行的方向延伸；分别在所述多个水平孔中形成开关结构；在所述开关结构的侧壁上形成相变材料层，以及在所述垂直孔内形成与所述相变材料层接触的上电极。根据本发明的另一个示例性实施例的又一个方面，提供了一种驱动半导体集成电 路器件的方法。所述方法包括以下步骤施加OV至与多个开关结构中的驱动要选择的单元的一个开关结构连接的字线，并且施加编程电压至未选择的字线；以及施加写入电压或读取电压至多个位线中的与要选择的所述单元相对应的位线，且使未选择的位线浮置或接地。在下面标题为“具体实施方式
”的部分中对这些以及其它的特征、方面和实施例进行描述。
结合附图从以下详细描述中将更清楚地理解本发明主题的上述以及其它方面、特征和其它优点，其中图IA至图IF是顺序地说明根据一个示例性实施例的制造半导体集成电路器件的工艺的俯视图；图2A至图21是沿着图IA至图IF的位线延伸方向截取的截面图；图2J是说明根据一个示例性实施例的半导体集成电路的立体图；图3A至31是沿着图IA至IF的字线延伸方向截取的截面图；图4是说明根据一个示例性实施例的外围电路区的俯视图；图5是说明驱动根据一个示例性实施例的半导体集成电路器件的方法的俯视图；图6是说明根据一个示例性实施例的半导体集成电路器件的单位单元的面积的俯视图；图7是说明根据另一个示例性实施例的半导体集成电路器件的截面图；图8是说明根据另一个示例性实施例的半导体集成电路器件的俯视图；以及图9至图13是说明根据其它示例性实施例的半导体集成电路器件的截面图。
具体实施例方式本文参照截面图描述示例性实施例,所述截面图是示例性实施例(以及中间结构)的示意图。如此，可以预见到例如由制造技术和/或容差引起的图示形状的变化。因此，示例性实施例不应解释为限于本文所图示的具体区域形状，而是可以包括例如因制造引起的形状偏差。在图中，为了清楚的目的，可能对层和区域的长度和尺寸进行了夸大。相同的附图标记在附图中表示相同的元件。还应当理解，当提及一层在另一层“上”或在衬底“上”时，它可以直接在另一层上或者在衬底上，或者也可以存在中层间。在实施例中，将以相变存储器件作为半导体集成电路器件的一个例子进行描述。首先，参见图1A、2A和3A，在半导体衬底100上交替地层叠第一材料层105和第二材料层Iio以形成层叠的绝缘结构，所述第一材料层105和所述第二材料层110彼此具有不同的刻蚀选择性。层叠的绝缘结构中第一材料层105形成在半导体衬底100的表面上且形成在最上层。将层叠的绝缘结构图案化成沿着位线延伸(BL)方向延伸的长方柱(rectangular prism)形状。这种图案化形成了长方柱层叠结构L。长方柱层叠结构L可以用作相变存储器件的有源区。第一材料层105可以包括由氧化硅层形成的绝缘层，而第二材料层110可以包括由氮化硅层形成的绝缘层。
随后，参见图IB和图3B，在包括半导体衬底100和长方柱层叠结构L的所得结构上在长方柱层叠结构L之间沉积第三材料层115到设定的厚度。第三材料层115可以由与第一材料层105实质相同的基于氧化硅的绝缘层形成。参见图1C、图2B和图3C，在长方柱层叠结构L的中心形成垂直孔HP。垂直孔HP是沿WL方向形成的，且具有距离衬底100的表面固定的高度。参见图2C和3D，执行回拉(pull-back)工艺以去除长方柱层叠结构L的第二材料层110，由此形成多个水平孔HH。在回拉工艺中利用进入垂直孔HP的刻蚀材料来去除第二材料层110，以在曾经形成有第二材料层110的区域中形成水平孔HH。例如，当第二材料层110是氮化硅层时，通过将半导体衬底100的所得结构浸入刻蚀材料例如磷酸(PH3)溶液中，可以选择性地仅去除第二材料层110。尽管第二材料层110被选择性地去除，但是第一材料层105和第三材料层115被形成为格子的形状，从而长方柱层叠结构L不会倒塌。参见图2D和图3E，在每个水平孔HH内形成η+多晶硅层120。可以首先沉积η+多晶硅层120，然后可以执行回拉工艺使得η+多晶硅层120部分地填充每个水平孔ΗΗ。在每个水平孔HH内在η+多晶硅层120与垂直孔HP之间设置了空间SI。参见图2Ε和3F，在空间SI中形成ρ+多晶硅层125且ρ+多晶硅层125部分地填充空间SI。在下文，空间SI中的未被P+多晶硅层125填充的部分将被称为空间S2。也可以利用沉积工艺和回拉工艺来形成P+多晶硅层125。图IC示出沿着WL方向延伸的虚线。将此线沿BL方向移动以不出增加了 ρ+多晶娃层125。参见图2F，在空间S2内形成与ρ+多晶硅层125相邻的欧姆接触层130。欧姆接触层130可以由硅化物层形成。形成与欧姆接触层130相邻的加热电极135以填充空间S2。加热电极135可以由钛/氮化钛(Ti/TiN)层形成。然而，本发明的示例性实施例不限于Ti/TiN层，而加热电极135可以由各种材料形成。加热电极135可以完全填充空间S2。通过上述工艺，形成了包括η+多晶硅层120、p+多晶硅层125、欧姆接触层130和加热电极135的开关结构。开关结构包括由η+多晶硅层120、ρ+多晶硅层125形成的二极管。参见图1D、图2G和图3G，在包括半导体衬底100和开关结构的所得表面上顺序地形成相变材料层140和上电极层145。相变材料层140可以由硫族化物(GST)层形成，但是本发明的示例性实施例不限于硫族化物(GST)层。尽管未示出，但是除了相变材料层140之外可以形成阻变存储器层，使得半导体集成电路器件可以作为阻变存储器件而被驱动。在开关结构中的最上方的第一材料层105之上且沿着垂直孔HP的侧壁形成相变材料层140，使得相变材料层140与各个加热电极135接触。上电极145可以填充垂直孔并覆盖开关结构。参见图1E、图2H和图3H，将上电极层145和相变材料层140图案化，使得上电极层145和相变材料层140保留在垂直孔HP中和保留在垂直孔HP的周围。刻蚀工艺形成相变结构，所述相变结构可以是例如包括上电极145a和相变材料层140的阻变存储单元(resistive memory unit)。如图2H所示,在阻变存储单元的两侧形成开关结构。参见图21,将η+多晶娃层120和第一材料层105进行金字塔式处理(pyramid-processed),使得层叠结构的两侧以阶梯的形状暴露出来。这种金字塔式处理是通过反复地执行光刻胶窄化工艺(photoresist sliming process)和反应离子刻蚀工艺而完成的。参见图1F、图2J和图31，在包括经金字塔式处理的层叠结构的半导体衬底100的所得结构之上形成第一层间绝缘层150，并刻蚀第一层间绝缘层150以形成使被第一材料层105所暴露的η+多晶硅层120的边缘暴露出来的接触孔(未示出)。用第一金属材料填充接触孔以形成第一金属接触单元155s，并在第一金属接触单元155上形成第一金属互连160。第一金属互连160可以是相变存储器件的字线。在第一层间绝缘层150上形成第二层间绝缘层165，并刻蚀第二层间绝缘层165以形成暴露出上电极145a的通孔(未示出)。第二金属接触单元170填充通孔。接着，在第二层间绝缘层165上形成与第二金属接触单元170接触的第二金属互连180。第二金属互连180可以是相变存储器件的位线。位线180可以与字线160实质垂直。参见图4，字线160与设置在单元区的外围的外围电路250中的金属字线260电连接。附图标记WLC表示用于将金属字线260与字线160连接的接触。然而，本发明的示例性实施例不限于上述结构，且外围电路区250可以配置成各种形状。如图5所示，字线160 (在下文称为选择字线)与特定的单元Cell_a连接。如果特定的单元Cell_a被选中，贝U可以施加OV的电压至所述特定的单元Cell_a的开关结构。可以将编程电压Vppx施加至未选择的字线160。接着，可以将写入电压V_write或读取电压V_read施加至与特定单元Cell_a相对应的位线180，而其它未选择的位线180是浮置的或接地的。通过此过程，可以对特定单元Cell_a进行读取或写入。参见图6，根据一个示例性实施例的相变存储器单元的单位存储器单元me的平均面积可以用如下的等式来表达。(等式)单位存储器单元的平均面积=2FX (4F+nF)/n其中F表示最小特征尺寸，η表示层叠的二极管的数量。下表示出根据层叠的二极管的数量的平均面积。(表)
权利要求
1.一种半导体集成电路器件，包括； 半导体衬底； 上电极，所述上电极从所述半导体衬底的表面延伸； 多个开关结构，所述多个开关结构被层叠且沿着与所述半导体衬底的所述表面平行的方向从所述上电极的任一侧延伸；以及 相变材料层，所述相变材料层被设置在所述多个开关结构与所述上电极之间。
2.如权利要求I所述的器件，其中，所述多个开关结构中的每个都包括 加热电极，所述加热电极与所述相变材料层接触；以及 开关器件，所述开关器件被设置在所述加热电极的一侧上。
3.如权利要求2所述的器件，其中，所述开关器件是二极管。
4.如权利要求3所述的器件，其中，所述多个开关结构中的每个还包括插入在所述加热电极与所述二极管之间的欧姆接触层。
5.如权利要求I所述的器件，其中，层叠的所述多个开关结构之间用插入的绝缘层绝缘。
6.如权利要求I所述的器件，其中，层叠的所述多个开关结构分别与不同的字线连接。
7.如权利要求6所述的器件，还包括插入在所述多个开关结构中的每个开关结构与相应字线之间的势垒金属层。
8.如权利要求6所述的器件，其中，随着层叠的所述多个开关结构向上延伸，所述开关结构被形成为具有越来越窄的线宽，使得所述多个开关结构中的与所述上电极分隔开的边缘部分以阶梯的形状暴露出来。
9.如权利要求I所述的器件，其中，所述上电极与任何一个位线连接。
10.如权利要求9所述的器件，其中，所述位线沿着与所述字线实质垂直的方向延伸。
11.如权利要求10所述的器件，其中，所述上电极沿着与所述位线实质垂直的方向以线状延伸。
12.如权利要求11所述的器件，其中，在所述上电极的延伸方向上以恒定的间距以多个层置有多个开关结构。
13.如权利要求9所述的器件，其中，只有所述上电极中的与所述位线重叠的部分被设置成柱状。
14.如权利要求I所述的器件，其中，所述相变材料层沿着所述上电极的内表面形成。
15.如权利要求14所述的器件，其中，所述上电极包括供层叠的所述多个开关结构用的突出部。
16.如权利要求I所述的器件，其中，所述相变材料层被布置在层叠的所述多个开关结构中的每个的一侧。
17.如权利要求16所述的器件，其中，所述上电极包括供形成所述相变材料层的区域用的突出部。
18.如权利要求I所述的器件，还包括电流路径改进层，所述电流路径改进层处在与所述开关结构接触的相变材料层与所述上电极之间。
19.如权利要求18所述的器件，其中，所述电流路径改进层由绝缘层形成。
20.如权利要求I所述的器件，包括位线，所述位线与所述上电极电连接，且被设置在所述半导体衬底与最下方的开关结构之间。
21.一种半导体集成电路器件，包括 半导体衬底； 上电极，所述上电极以柱状形成在所述半导体衬底的表面上且与位线实质连接；多个开关结构，所述多个开关结构沿着与所述半导体衬底的所述表面平行的方向从所述上电极的侧壁延伸；以及 相变材料层，所述相变材料层被设置在所述多个开关结构与所述上电极之间，且所述相变材料层被配置成根据所述多个开关结构的操作而发生相变， 其中，所述多个开关结构与绝缘层交替层叠，所述多个开关结构之间具有所述绝缘层，并且 其中，所述多个开关结构与彼此不同的字线电连接。
22.如权利要求21所述的器件，其中，所述相变材料层被形成为围绕所述多个开关结构和插入在所述多个开关结构之间的所述绝缘层。
23.如权利要求22所述的器件，其中，在朝着所述多个开关结构的所述绝缘层和被所述相变材料层覆盖的所述多个开关结构的侧壁中包括凹陷单元。
24.如权利要求23所述的器件，其中，所述上电极包括填充所述凹陷单元的突出部。
25.如权利要求23所述的器件，其中，在与所述凹陷单元相对应的所述相变材料层的表面中还填充了用于改进电流路径的绝缘层。
26.如权利要求21所述的器件，其中，所述相变材料层在所述多个开关结构中的每个的一侧被形成为图案形状。
27.—种半导体集成电路器件，包括 半导体衬底； 上电极，所述上电极以柱状形成在所述半导体衬底的表面上且与位线实质连接；多个开关结构，所述多个开关结构沿着与所述半导体衬底的所述表面平行的方向从所述上电极的侧壁延伸；以及 相变材料层，所述相交材料层沿着所述上电极的底表面和侧表面形成，且与所述多个开关结构部分地接触以发生相变， 其中，所述多个开关结构被层叠，且所述多个开关结构之间设置有绝缘层， 其中，所述多个开关结构与彼此不同的字线电连接，并且 其中，所述位线被形成在所述多个开关结构之上的表面上且与所述字线实质垂直。
28.—种制造半导体集成电路器件的方法，包括以下步骤 在半导体衬底上形成多层的绝缘结构； 在所述多层的绝缘结构的预定部分中形成垂直孔； 在所述垂直孔的两侧的所述绝缘结构中形成多个水平孔，且所述多个水平孔沿着与所述半导体衬底平行的方向延伸； 在所述多个水平孔中的每个中形成开关结构； 在所述开关结构的侧壁上形成相变材料层，以及 在所述垂直孔内形成与所述相变材料层接触的上电极。
29.如权利要求28所述的方法，其中，形成所述多层的绝缘结构的步骤包括顺序地且交替地层叠具有彼此不同的刻蚀选择性的第一材料层和第二材料层的步骤，并且其中，所述第一材料层被形成在所述半导体衬底上且形成在最上层。
30.如权利要求28所述的方法，其中，形成所述多个水平孔的步骤包括以下步骤 选择性地去除所述第二材料层；以及 通过去除所述第二材料层形成所述水平孔。
31.如权利要求30所述的方法，其中，所述第一材料层包括氧化硅层，所述第二材料层包括氮化娃层。
32.如权利要求28所述的方法，其中，在所述水平孔中的每个中形成所述开关结构的步骤包括以下步骤 在所述水平孔中的每个的内侧形成二极管；以及 在所述二极管的一侧形成加热电极。
33.如权利要求32所述的方法，其中，形成所述二极管的步骤包括以下步骤 在所述水平孔中的每个内形成η型多晶硅层； 对所述η型多晶硅层执行回拉工艺；以及 在所述η型多晶硅层的一侧上形成P型多晶硅层，且对所述P型多晶硅层执行回拉工艺。
34.如权利要求33所述的方法，还包括以下步骤在形成所述二极管之前，在所述水平孔的每个内形成势垒金属层。
35.如权利要求32所述的方法，其中，形成所述加热电极的步骤包括以下步骤 在所述水平孔中的每个内填充导电材料层；以及 各向异性地刻蚀所述导电材料层，以将所述导电材料层掩埋在所述水平孔中的每个内。
36.如权利要求35所述的方法，其中，形成所述加热电极的步骤包括以下步骤 在所述水平孔中的每个内填充导电材料层；以及 对所述导电材料层执行回拉工艺，使得在所述水平孔中的每个内保留空间。
37.如权利要求36所述的方法，其中，形成所述相变材料层的步骤包括；形成填充在所述水平孔中的每个内的相变材料层。
38.如权利要求36所述的方法，其中，形成所述相变材料层的步骤包括以下步骤 形成相变材料层；以及 对所述相变材料层执行回拉工艺，使得在所述水平孔中的每个内保留有另外的空间。
39.如权利要求38所述的方法，其中，形成所述上电极的步骤包括形成填充在所述垂直孔内和所述水平孔中的每个内的所述另外的空间中的所述上电极。
40.如权利要求36所述的方法，其中，形成所述相变材料层的步骤包括沿着所述水平孔中的每个中的所述空间的表面形成所述相变材料层，使得在所述相变材料层的表面上包括凹槽单元。
41.如权利要求40所述的方法，在形成所述相变材料层的步骤与形成所述上电极的步骤之间，还包括以下步骤形成掩埋在所述凹槽单元之内的绝缘层。
42.如权利要求28所述的方法，在形成所述上电极的步骤之后，还包括以下步骤 对所述开关结构进行金字塔式处理，以暴露出层叠的所述开关结构的外边缘部分；形成与所述开关结构的暴露出的外边缘部分电连接的字线；以及 形成与所述上电极电连接的位线。
43.如权利要求42所述的方法，其中，所述金字塔式处理包括通过重复执行针对光掩模的窄化工艺和反应离子刻蚀工艺来刻蚀所述开关结构。
44.一种驱动半导体集成电路器件的方法，包括以下步骤 施加OV的电压至多个字线中的与多个开关结构中的驱动要选择的单元的一个开关结构连接的字线，并且施加编程电压至未选择的字线；以及 施加写入电压或读取电压至多个位线中的与要选择的所述单元相对应的一个位线，并且将未选择的位线浮置或接地。
全文摘要
提供了一种半导体集成电路器件及其制造方法和驱动方法。所述器件包括半导体衬底；从半导体衬底的表面延伸的上电极；沿着与半导体衬底的表面平行的方向从上电极的两个侧壁延伸的多个开关结构；以及设置在所述多个开关结构与上电极之间的相变材料层。
文档编号H01L27/24GK102881708SQ20111044362
公开日2013年1月16日 申请日期2011年12月27日 优先权日2011年7月13日
发明者金明燮, 金秀吉, 朴南均, 金圣哲, 都甲锡, 沈俊燮, 李贤姃 申请人:海力士半导体有限公司