专利名称：高压超结mosfet结构及p型漂移区形成方法
技术领域：
本发明属于功率半导体器件制造领域，尤其涉及一种超结MOSFET的P型漂移区的形成方法以及一种形成有P型漂移区的超结MOSFET结构。
背景技术：
功率半导体器件总是不断朝着大的功率控制容量(高压大电流)和高速方向发展。功率集成电路中的高压MOS器件中，由于垂直双扩散金属氧化物半导体场效应晶体管 (VDMOS)兼具双极晶体管和普通MOS器件的优点，无论是开关应用还是线性应用，VDMOS都是理想的功率器件。导通电阻(RON)是衡量VDMOS性能的重要指标。按照导电沟道相对于硅片表面的方向不同，VDMOS技术大致可分成平面型(Planar)和沟槽型(Trench)两大类。由于平面型技术受外延电阻率的影响，对于高压产品其击穿电压(VBR)与导通电阻的关系近似2. 5次方的指数关系，导通电阻很难做的很小，虽然可以通过增减元胞数量以减少导通电阻，但势必增大芯片面积，由于最终受限于由栅电容决定的开关损耗，因此，VDMOS器件设计需要折衷考虑导通电阻和开关损耗，以及对外延层厚度、掺杂浓度、元胞结构、栅氧厚度、面积等参数进行优化，也只能获得导通电阻相对较小的产品；而沟槽技术虽然能够有效降低产品的导通电阻，并且具有较大电流处理能力，但由于沟槽型VDMOS器件结构的特点，即沟槽底部拐点区域固有的电场集中效应，使得其在击穿电压上的承受能力较小，主要应用于数十伏的低压领域。现在为了解决高压MOS器件中导通电阻过大的问题，现以比较通用的一种超结 MOSFET器件为例，可见参见图1 该超结MOSFET器件在原来常规MOSFET结构中增加P型漂移(P_drift)区106的制造工艺，所述P-drift区为柱形，因此，所述P-drift区与岛间漂移区(P-body) 108相连并贯穿整个N-外延层102，采用此结构N-外延层102的浓度可以提高一个数量级，从而使 N-外延层102的导通电阻明显降低。当器件处于导通状态时，电子从源极110经反型层沟道114、通过N-外延层102到达漏极112，此时，形成的高压MOSFET的导通电阻由N+扩散阱118、P-body以及P-drift之间的N型外延层102等多个电阻串联组成，而在多个电阻串联组成的导通电阻中，所述N-外延层102电阻的贡献率高达90%以上，因此，超结MOSFET 器件的导通电阻也明显降低，从而使击穿电压与导通电阻的关系由原来近似2. 5次方的指数关系变为近似线性关系；当器件处于阻断状态时，使N-外延层102与所述P-drift区106 之间形成的PN结116处于反偏状态，随着反向电压的增大耗尽区也逐渐展宽，最终导致整个N-外延层102完全耗尽，此时阻断电压不仅建立力了纵向电场，而且建立了横向电场，所述P-drift区106与所述N-外延层102的电荷相互补偿，形成耐压支持层，通过改变所述 P-drift区106与所述N-外延层102的宽度，可以在不改变N-外延层掺杂浓度的情况下， 调整击穿电压。然而，现有许多形成所述P型漂移区的工艺，主要为多层外延多层注入技术、深沟槽填埋技术、高能离子注入技术等。对于600V以上高压产品，多层外延多次注入技术至少要分别进行6次以上外延和注入，参见图2，形成外延层202，并在所述外延层202上形成P 型漂移区204，因此，多层外延多次注入技术工艺复杂成本过高；而深沟槽填埋技术至少需要刻蚀50um以上的沟槽，工艺难度大；同样高能离子注入技术，需要特殊的离子屏蔽技术， 不易实现。为了解决上述问题，需要在现有的超结MOSFET中的P型漂移区形成工艺的基础上形成具有导通电阻小、击穿电压承受能力大的功率器件，促使高压MOS器件的广泛应用。另一方面，在实际的实施过程中仍然存在问题，亟待引进能有效改善上述缺陷的新方法，以解决现有的P型漂移区形成的成本高、工艺复杂的最主要的问题。
发明内容
本发明所要解决的技术问题是提供一种高压超结MOSFET的P型漂移区形成方法， 通过采用外延与沟槽相结合技术，在显著降低导通电阻和提高击穿电压的基础上，即简化了工艺又降低了工艺的难度，适宜批量生成。为解决上述问题，本发明提出的一种高压超结MOSFET的P型漂移区形成方法，包括如下步骤提供半导体衬底，在所述半导体衬底上生长第一 N型外延层；向所述第一 N型外延层进行硼离子注入，形成硼注入区；在已注入离子的第一 N型外延层上由下至上依次生长第二 N型外延层和氧化膜；依次蚀刻氧化膜、第二 N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一 N型外延层上；对所述沟槽的侧壁进行硼离子倾角注入，形成掺杂层；去除氧化膜后，在第二 N型外延层上和所述沟槽中生长第三N型外延层；将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成P型漂移区。基于上述一种高压超结MOSFET的P型漂移区形成方法，还提出了一种形成有P型漂移区的超结MOSFET结构，至少包括；半导体衬底；形成所述半导体衬底上的第一 N型外延层；形成所述第一 N型外延层上的第二 N型外延层；形成所述第二 N型外延层上和所述第二 N型外延层的沟槽中的第三N型外延层； 以及，由形成所述第一 N型外延层上的硼注入区和形成所述第二 N型外延层中的沟槽侧壁上的掺杂层中的硼离子扩散形成的P型漂移区。由上述技术方案可见，与传统通用的超结MOSFET中的P型漂移区形成方法相比， 本发明公开的一种高压超结MOSFET的P型漂移区形成方法，首先，通过在半导体衬底上生长第一 N型外延层，并在第一 N型外延层上进行硼离子注入，接着，在第一 N型外延层上由下至上依次进行第二 N型外延层和氧化膜的生长，然后，依次蚀刻氧化膜和第二 N型外延层，在对应于硼注入区部位形成沟槽，并对沟槽的侧壁进行硼离子倾角注入，以便在沟槽的侧壁上形成掺杂层，紧接着，去除氧化膜，在第二 N型外延层上和所述沟槽中生长第三N型外延层，并将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成P型漂移区。由此可见，利用本发明用以制备后续的超结M0SFET，不仅降低了导通电阻和提高了击穿电压，而且由于采用了外延与沟槽相结合技术，使得工艺简单，又降低了工艺难度。
图1为现有技术中一种通用的超结MOSFET器件的示意图；图2为图1之P型漂移区采用多层外延多次注入技术的示意图；图3为本发明一种高压超结MOSFET的P型漂移区形成方法流程；图4A至图4H为本发明一种高压超结MOSFET的P型漂移区形成方法。
具体实施例方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。参见图3，本发明所提供的一种高压超结MOSFET的P型漂移区形成方法流程为SlOO 提供半导体衬底，在所述半导体衬底上生长第一 N型外延层；SlOl 向所述第一 N型外延层进行硼离子注入，形成硼注入区；S102 在已注入离子的第一 N型外延层上由下至上依次生长第二 N型外延层和氧化膜；S103 依次蚀刻氧化膜、第二 N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一 N型外延层上；S104 对所述沟槽的侧壁进行硼离子倾角注入，形成掺杂层；S105 去除氧化膜后，在第二 N型外延层上和所述沟槽中生长第三N型外延层；S106:将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成 P型漂移区。下面以图3所示的方法流程为例，结合附图4A至4H，对一种高压超结MOSFET的P 型漂移区形成方法的制作工艺进行详细描述。SlOO 提供半导体衬底，在所述半导体衬底上生长第一 N型外延层。参见图4A，提供一半导体衬底400，所述半导体衬底400为重掺杂的N型半导体衬底，在所述半导体衬底400上生长第一 N型外延层402，所述第一 N型外延层402的厚度为 15 20um、外延电阻率为1 5Ω · cm。所述第一 N型外延层402的厚度可以根据产品的要求在15 20um之间选择，其对应的外延电阻率可在1 5Ω · cm之间选择。SlOl 向所述第一 N型外延层进行硼离子注入，形成硼注入区。
参见图4B，可以对所述第一 N型外延层402采用掩膜版做离子注入，注入离子可以为硼离子，注入能量为1200 200KEV、注入剂量为1E12 lE13/cm2，形成硼注入区404。S102 在已注入离子的第一 N型外延层上由下至上依次生长第二 N型外延层和氧化膜。参见图4C，在已注入离子的第一 N型外延层402上生长第二 N型外延层406，所述第二 N型外延层406的厚度为20 30um、外延电阻率为1 5 Ω · cm ；然后，在所述第二 N 型外延层406生长氧化膜408，所述氧化膜408可以为二氧化硅(SiO2)，所述氧化膜408的厚度为3000~8000人。S103 依次蚀刻氧化膜、第二 N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一 N型外延层上。参见图4D，依次蚀刻所述氧化膜408、所述第二 N型外延层406，在对应于硼注入区部位形成沟槽410，蚀刻停止在所述第一 N型外延层402上，所述沟槽410的宽度为2 4um0S104 对所述沟槽的侧壁进行硼离子倾角注入，形成掺杂层。首先，参见图4E，在所述沟槽410的侧壁上对第二 N型外延层406采用离子注入技术进行硼离子注入，选用倾角注入，注入角度θ为7 20度、注入能量为50 200KEV，然后，参见图4F，从而在所述沟槽410的侧壁上形成掺杂层412。S105 去除氧化膜后，在第二 N型外延层上和所述沟槽中生长第三N型外延层。参见图4G，清洗去除所述第二 N型外延层406上生长的所述氧化膜408后，在所述第二 N型外延层406上和所述沟槽410中继续进行第三N型外延层414的生长，所述第三N型外延层414在所述第二 N型外延层406上方的厚度为4 6um、外延电阻率为1 5 Ω · cm。S106:将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成 P型漂移区。参见图4H，将上述结构进行退火工艺，退火温度为1150 1250°C、退火时间为 120 240分钟，从而使硼注入区404和掺杂层412中的硼离子均向所述第一 N型外延层 402、所述第二 N型外延层406和所述第三N型外延层414中扩散，从而与所述第一 N型外延层中的硼注入区404和所述第二 N型外延层406中的掺杂层412形成了 P型漂移区416。 因此，所述P型漂移区416包括第一扩散区和第二扩散区，此时，所述第一扩散区由掺杂层 412和由掺杂层412中的硼离子向所述第一 N型外延层402、所述第二 N型外延层406和所述沟槽410中的第三N型外延层414区域进行扩散形成，所述第二扩散区由第一 N型外延层的硼注入区和由硼注入区的硼离子向所述第一 N型外延层402、所述第二 N型外延层406 和所述沟槽410中的第三N型外延层414区域进行扩散形成。进一步地，将形成有P型漂移区416的器件按照通常MOSFET制造工艺流程，形成有P型漂移区416的高压超结M0SFET，其结构至少包括半导体衬底；形成所述半导体衬底上的第一 N型外延层；形成所述第一 N型外延层上的第二 N型外延层；形成所述第二 N型外延层上和所述第二 N型外延层的沟槽中的第三N型外延层；以及，由形成所述第一 N型外延层上的硼注入区和形成所述第二 N型外延层中的沟槽侧壁上的掺杂层中的硼离子扩散形成的P型漂移区。由上述技术方案可见，与传统通用的超结MOSFET中的P型漂移区形成方法相比， 本发明公开的一种高压超结MOSFET的P型漂移区形成方法，首先，通过在半导体衬底上生长第一 N型外延层，并在第一 N型外延层上进行硼离子注入，接着，在第一 N型外延层上由下至上依次进行第二 N型外延层和氧化膜的生长，然后，依次蚀刻氧化膜和第二 N型外延层，在对应于硼注入区部位形成沟槽，并对沟槽的侧壁进行硼离子倾角注入，以便在沟槽的侧壁上形成掺杂层，紧接着，去除氧化膜，在第二 N型外延层上和所述沟槽中生长第三N型外延层，并将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成P型漂移区。由此可见，利用本发明用以制备后续的超结M0SFET，不仅降低了导通电阻和提高了击穿电压，而且由于采用了外延与沟槽相结合技术，使得工艺简单，又降低了工艺难度。本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种高压超结MOSFET的P型漂移区形成方法，其特征在于，包括如下步骤 提供半导体衬底，在所述半导体衬底上生长第一 N型外延层；向所述第一 N型外延层进行硼离子注入，形成硼注入区；在已注入离子的第一 N型外延层上由下至上依次生长第二 N型外延层和氧化膜； 依次蚀刻氧化膜、第二 N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一N型外延层上；对所述沟槽的侧壁进行硼离子倾角注入，形成掺杂层；去除氧化膜后，在第二 N型外延层上和所述沟槽中生长第三N型外延层；将上述结构进行退火工艺，使硼注入区和掺杂层中的硼离子进行扩散，形成P型漂移区。
2.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述半导体衬底为重掺杂的N型半导体衬底。
3.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述第一 N型外延层的厚度为15 20um、外延电阻率为1 5 Ω .cm。
4.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述硼离子注入的注入能量为1200 200KEV、注入剂量为1E12 lE13/cm2。
5.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述第二 N型外延层的厚度为20 30um、外延电阻率为1 5 Ω .cm。
6.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述氧化膜为二氧化硅，厚度为3000~8000人。
7.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述沟槽的宽度为2 如m。
8.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述硼离子倾角注入的角度为7 20度、注入能量为50 200KEV。
9.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述第三N型外延层在所述第二 N型外延层上的厚度为4 6um、外延电阻率为1 5 Ω · cm。
10.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述退火工艺所进行的温度为1150 1250°C、时间为120 240分钟。
11.根据权利要求1所述的高压超结MOSFET的P型漂移区形成方法，其特征在于所述P型漂移区包括第一扩散区和第二扩散区，所述第一扩散区包括掺杂层和由掺杂层中的硼离子向所述第一 N型外延层、所述第二 N型外延层和所述沟槽中的第三N型外延层区域进行扩散形成，所述第二扩散区由所述硼注入区和由硼注入区的硼离子向所述第一 N型外延层、所述第二 N型外延层和所述沟槽中的第三N型外延层区域进行扩散形成。
12.高压超结M0SFET，其特征在于，至少包括 半导体衬底；形成所述半导体衬底上的第一 N型外延层； 形成所述第一 N型外延层上的第二 N型外延层；形成所述第二 N型外延层上和所述第二 N型外延层的沟槽中的第三N型外延层；以及， 由形成所述第一 N型外延层上的硼注入区和形成所述第二 N型外延层中的沟槽侧壁上的掺杂层中的硼离子扩散形成的P型漂移区。
13.根据权利要求12所述的高压超结M0SFET，其特征在于所述第一N型外延层的厚度为15 20um、外延电阻率为1 5 Ω · cm。
14.根据权利要求12所述的高压超结M0SFET，其特征在于所述第二N型外延层的厚度为20 30um、外延电阻率为1 5 Ω · cm。
15.根据权利要求12所述的高压超结M0SFET，其特征在于所述第三外延层在所述第二 N型外延层上的厚度为4 6um、外延电阻率为1 5 Ω .cm。
16.根据权利要求12所述的高压超结M0SFET，其特征在于所述P型漂移区包括第一扩散区和第二扩散区，所述第一扩散区包括掺杂层和由掺杂层中的硼离子向所述第一 N型外延层、所述第二 N型外延层和所述沟槽中的第三N型外延层区域进行扩散形成，所述第二扩散区由所述硼注入区和由硼注入区的硼离子向所述第一 N型外延层、所述第二 N型外延层和所述沟槽中的第三N型外延层区域进行扩散形成。
全文摘要
本发明提出一种高压超结MOSFET的P型漂移区形成方法，包括如下步骤提供半导体衬底，在所述半导体衬底上生长第一N型外延层；向所述第一N型外延层进行硼离子注入，形成硼注入区；在已注入离子的第一N型外延层上由下至上依次生长第二N型外延层和氧化膜；依次蚀刻氧化膜、第二N型外延层，在对应于硼注入区部位形成沟槽，蚀刻停止在所述第一N型外延层上；对所述沟槽的侧壁进行倾角注入，形成掺杂层；去除氧化膜后，在第二N型外延层上和所述沟槽中生长第三N型外延层；将上述结构进行退火工艺，形成P型漂移区。通过采用外延与沟槽相结合技术，在显著降低导通电阻和提高击穿电压的基础上，简化了工艺又降低了工艺难度，适宜批量生成。
文档编号H01L29/06GK102522338SQ20111044466
公开日2012年6月27日 申请日期2011年12月27日 优先权日2011年12月27日
发明者王维建, 赵金波, 闻永祥 申请人:杭州士兰集成电路有限公司