专利名称：一种阵列基板及显示装置的制作方法
技术领域：
本实用新型涉及液晶显示技术领域，特别涉及一种阵列基板及显示装置。
背景技术：
高级超维场开关技术(Advanced-SuperDimensional Switching ；简称AD_SDS) 通过同一平面内像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极或公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-IXD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。现有技术中，可以对具体的结构进行改造，得到很多种AD-SDS模式的阵列基板。 比如使用高开口率AD-SDS技术制作的阵列基板，像素电极与源漏电极位于同一层，像素电极不需要过孔即可以与漏电极连接，具有高开口率，高亮度等特点。但由于将像素电极层沉积在沟道半导体层上面，通过刻蚀工艺去除部分像素电极层，被去除的像素电极层可能残留，这样会导致薄膜晶体管特性下降。若使用翻转缘AD-SDS技术把像素电极层形成在栅绝缘层下面，然后在像素电极层和漏电极分别形成过孔，在形成公共电极的时，通过金属线连接像素电极层和漏电极。这样可以避免像素电极层残留导致的薄膜晶体管的影响，但在一个像素区域有两个过孔，对薄膜晶体管的开口率有比较大的影响。因此，现有技术中的阵列基板存在缺陷，需要进一步的改进。
实用新型内容本实用新型实施例提供的一种阵列基板及显示装置，可以提高薄膜晶体管的开口率，而且避免残留像素电极层对薄膜晶体管的影响。本实用新型实施例提供一种阵列基板，包括形成在基板上的像素电极层和栅线；形成在所述基板、像素电极层和栅线上的栅极绝缘层；形成在所述栅极绝缘层上的源漏电极层；形成在所述源漏电极层上的钝化层；在所述钝化层、源漏电极层和栅极绝缘层形成的过孔；形成在所述钝化层上、通过所述过孔将漏电极与所述像素电极层连接的部分电极层；形成在所述钝化层上的公共电极层。较佳的，还包括形成在所述像素电极层上，或者形成在所述像素电极层下的过孔金属块。较佳的，所述过孔金属块部分或者全部与所述像素电极层接触。[0018]较佳的，所述过孔金属块采用和栅线同样的金属材料和薄膜结构。较佳的，所述过孔金属块的材料为钕化铝、或铝、或铜、或钼、或钨化钼、或铬制作的单层膜；或者为钕化铝、或铝、或铜、或钼、或钨化钼、或铬任意组合制作的复合膜。较佳的，所述过孔金属块的厚度为1000A至5000A。较佳的，所述过孔底部与全部或部分位于所述过孔金属块上。较佳的，还包括形成在所述栅极绝缘层上的有源层；形成在所述有源层上的欧姆接触层。较佳的，所述源漏电极层为钼、或钨化钼、或铬制作的单层膜；或者为钼、或钨化钼、或铬任意组合制作的复合膜。较佳的，所述像素电极层为氧化铟锡单层膜或氧化铟锌单层膜、或者氧化铟锡和氧化铟锌的复合膜。较佳的，所述公共电极层为氧化铟锡单层膜或氧化铟锌单层膜、或者氧化铟锡和氧化铟锌的复合膜。本实用新型实施例还提供了一种显示装置，包括上述阵列基板。本实用新型实施例提供的阵列基板及显示装置，通过在沉积公共电极层之前，在像素电极层上方刻蚀形成过孔，使得公共电极层沉积时，在过孔处形成部分电极层，漏电极通过该部分电极层与像素电极层连接，在有效提高了薄膜晶体管的开口率的同时，避免了刻蚀后残余公共电极层对薄膜晶体管特性的影响。
图1为本实用新型实施例中阵列基板的结构示意图；图2为本实用新型另一实施例中阵列基板的结构示意图；图3为本实用新型实施例中过孔金属块与像素电极层的位置示意图；图4为本实用新型实施例中过孔金属块与过孔的位置示意图；图5为本实用新型实施例中像素电极层示意图；图6为本实用新型实施例中栅线和过孔金属块形成后的阵列基板俯视图；图7为本实用新型实施例中栅线和过孔金属块形成后的阵列基板截面结构示意图；图8为本实用新型实施例中源漏电极层形成后的阵列基板俯视图；图9为本实用新型实施例中源漏电极层形成后的阵列基板截面结构示意图；图10为本实用新型实施例中过孔形成后的阵列基板俯视图；图11为本实用新型实施例中过孔形成后的阵列基板截面结构示意图；图12为本实用新型实施例中另一阵列基板的结构示意图。
具体实施方式
下面结合说明书附图对本实用新型实施例作进一步详细描述。本实用新型实施例提供了一种阵列基板，如图1所示，其具体包括形成在基板1上的像素电极层2和栅线3 ；[0045]形成在基板1、像素电极层2和栅线3上的栅极绝缘层4 ；形成在栅极绝缘层4上的源漏电极层5 ；形成在源漏电极层5上的钝化层6 ；在钝化层6、源漏电极层5和栅极绝缘层4形成的过孔7 ；形成在钝化层6上、通过过孔7将漏电极与所述像素电极层2连接的部分电极层 12。较佳的，该阵列基板还包括形成在像素电极层2上，或者形成在像素电极层2下的过孔金属块9。如图2所示，该过孔金属块9可以位于像素电极层2下。而且，该孔金属块9部分或者全部与像素电极层2接触，也就是该孔金属块9可以全部位于像素电极层2 上，也可以如图3所示，该孔金属块9 一部分位于像素电极层2上，其余部分位于基板1上。 由于该孔金属块9具有较好的导电性，使得漏电极可以通过部分电极层12与像素电极层2 连接导通。较佳地，公共电极层8和部分电极层12可以通过同一次ITO薄膜构图工艺形成。较佳的，该过孔金属块7采用和栅线3同样的金属材料和薄膜结构，例如过孔金属块9的材料为钕化铝、或铝、或铜、或钼、或钨化钼、或铬制作的单层膜；或者为钕化铝、或铝、或铜、或钼、或钨化钼、或铬任意组合制作的复合膜。较佳的，该过孔金属块9的厚度为1000A至5000A。进一步地，可以优选为 3000 A。较佳的，过孔7底部与全部或部分位于过孔金属块9上，如图1所示，该过孔7底部全部位于过孔金属块9上，如图4所示，该过孔7底部还可以部分位于过孔金属块9上。较佳的，该阵列基板还包括形成在栅极绝缘层4上的有源层10 ；形成在有源层 10上的欧姆接触层11。具体的，针对现有技术存在的缺陷，本实用新型利用过孔刻蚀，通过一定的过刻量形成过孔7，并使过孔7下的各个层刻蚀完，然后在过孔处形成部分电极层12，使得漏电极可以通过该部分电极层12与像素电极层2连接导通。进一步地，优选为在形成最后一层ITOandium Tin Oxide，氧化铟锡)公共电极层8的同时，形成部分电极层12，使漏电极通过部分电极层12和像素电极层2连接到一起。 而且，在形成最后一层ITO公共电极层8时，将过孔7处的ITO与其他处的ITO公共电极断开，这样形成相互独立的像素电极和公共电极。这样，可以进一步减少工艺，节省时间。由此，在有效提高了薄膜晶体管的开口率的同时，避免了刻蚀后残余公共电极层对薄膜晶体管特性的影响。而且，还可以在像素电极层2的上方或下方形成过孔金属块9， 该过孔金属块9的位置较为灵活，还可以一部分位于像素电极层2上，另一部分位于基板1 上；其与过孔7的相对位置满足具有接触部分即可，如过孔7的底部可以全部位于过孔金属块9上，也可以仅部分位于过孔金属块9上。其中，栅线3为钕化铝、或铝、或铜、或钼、或钨化钼、或铬制作的单层膜；或者为钕化铝、或铝、或铜、或钼、或钨化钼、或铬任意组合制作的复合膜。栅极绝缘层4为氮化硅、或氧化硅制作的单层膜；或者为氮化硅和氧化硅的组合制作的复合膜。源漏电极层5为钼、或钨化钼、或铬制作的单层膜；或者为钼、或钨化钼、或铬任意组合制作的复合膜。像素电极层 2为氧化铟锡单层膜或氧化铟锌、或者氧化铟锡单层膜和氧化铟锌的复合膜。公共电极层8 为氧化铟锡单层膜或氧化铟锌、或者氧化铟锡单层膜和氧化铟锌的复合膜。[0059]通过上述描述，可以看出，本实用新型实施例提供的阵列基板，通过在沉积公共电极层之前，在像素电极层上方刻蚀形成过孔，在过孔处形成部分电极层12，使漏电极通过部分电极层12和像素电极层2连接到一起。在有效提高了薄膜晶体管的开口率的同时，避免了刻蚀后残余公共电极层对薄膜晶体管特性的影响。下面通过具体实施例对本实用新型实施例提供的阵列基板进行详细描述，如图 5所示，在基板1上沉积、并通过掩膜和刻蚀工艺形成像素电极层2，该像素电极层2为 ITOdndium Tin Oxide，氧化铟锡)单层膜或IZO Qndium Zinc Oxide，氧化铟锌)单层膜、 或者ITO和IZO的复合膜。如图6所示，在基板1上继续沉积金属层，通过掩膜和刻蚀工艺形成栅线3和过孔金属块9，其中，栅线3为钕化铝AINd、或铝Al、或铜Cu、或钼Mo、或钨化钼MoW、或铬Cr制作的单层膜；或者为钕化铝AINd、或铝Al、或铜Cu、或钼Mo、或钨化钼MoW、 或铬Cr任意组合制作的复合膜。图7为图6中A-A方向的截面图，如图7所示，该过孔金属块9与像素电极层2完全接触，当然，该过孔金属块9可以部分或者全部与像素电极层2 接触。其中，该孔金属块9的厚度为1000A至5000A,较佳为3000 A。这样，可以保证具有良好的导电性能，同时也可以和整个像素结构达到良好的配合。如图8所示，在基板1上继续沉积栅极绝缘层4、有源层10和欧姆接触层11，然后沉积源漏金属层，通过掩膜和刻蚀工艺形成数据线和源漏电极层5，图9为图8中A-A方向的截面图。其中，栅极绝缘层4为氮化硅、或氧化硅制作的单层膜，例如SiNx、Si0x或SiOxNy ；或者为氮化硅和氧化硅的组合制作的复合膜。源漏电极层5为钼Mo、或钨化钼MoW、或铬Cr制作的单层膜；或者为钼Mo、或钨化钼MoW、或铬Cr任意组合制作的复合膜。如图10所示，继续沉积钝化层6，通过掩膜和刻蚀工艺形成过孔7，图11为图10中 A-A方向的截面图，可以看出，该过孔7通过刻蚀钝化层6、源漏电极层5和栅极绝缘层4形成，其底部到达过孔金属块9上表面。最后，沉积形成公共电极层8，由于像素电极层2上方刻蚀形成了过孔7，该部分电极层12可以沉积在该过孔7内壁，这样漏电极可以通过过孔金属块9和部分电极层12与像素电极层2接触。较佳地，公共电极层8和部分电极层12可以在同一次薄膜工艺中形成。其中，该公共电极层8和部分电极层12为ITO单层膜或IZO 单层膜、或者ITO和IZO的复合膜。上述过孔7可以刻蚀到过孔金属块9内部，或者穿过过孔金属块9，或者可以不具有该过孔金属块9，该过孔7可以直接刻蚀到像素电极层2，这样该阵列基板的结构如图12 所示。在本实用新型另一实施例中，可以先在基板1上沉积金属层，通过掩膜和刻蚀工艺形成栅线3和过孔金属块9，然后，再沉积、并通过掩膜和刻蚀工艺形成像素电极层2，这样该孔金属块9位于像素电极层2下方。其中，该孔金属块9的厚度为1000A。继续沉积栅极绝缘层4、有源层10和欧姆接触层11，然后沉积源漏金属层，通过掩膜和刻蚀工艺形成数据线和源漏电极层5。继续沉积钝化层6，通过掩膜和刻蚀工艺形成过孔7，最后形成如图2 所示的阵列基板。在本实用新型另一实施例中，在基板1上沉积、并通过掩膜和刻蚀工艺形成像素电极层2后，沉积金属层。通过掩膜和刻蚀工艺形成栅线3和过孔金属块9，这样该孔金属块9可以仅一部分位于像素电极层2上，另一部分位于基板1上，参见图3。其中，该孔金属块9的厚度为5000A。继续沉积栅极绝缘层4、有源层10和欧姆接触层11，然后沉积源漏金属层，通过掩膜和刻蚀工艺形成数据线和源漏电极层5。继续沉积钝化层6，通过掩膜和刻蚀工艺形成过孔7。在本实用新型另一实施例中，在基板1上沉积、并通过掩膜和刻蚀工艺形成像素电极层2后，沉积金属层。通过掩膜和刻蚀工艺形成栅线3和过孔金属块9，这样该孔金属块9位于像素电极层2上，厚度为3000A。继续沉积栅极绝缘层4、有源层10和欧姆接触层 11，然后沉积源漏金属层，通过掩膜和刻蚀工艺形成数据线和源漏电极层5。继续沉积钝化层6，通过掩膜和刻蚀工艺形成过孔7，该过孔7的底部仅部分位于孔金属块9上，最后形成如图4所示的阵列基板。基于同一构想，本实用新型还提供了一种显示装置，该显示装置包括上述的阵列基板。通过上述描述，可以看出，本实用新型实施例提供的阵列基板及显示装置，通过在沉积公共电极层之前，在像素电极层上方刻蚀形成过孔，使得公共电极层沉积时漏电极通过该过孔的部分电极层与像素电极层连接，在有效提高了薄膜晶体管的开口率的同时，避免了刻蚀后残余公共电极层对薄膜晶体管特性的影响。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种阵列基板，其特征在于，包括形成在基板上的像素电极层和栅线；形成在所述基板、像素电极层和栅线上的栅极绝缘层；形成在所述栅极绝缘层上的源漏电极层；形成在所述源漏电极层上的钝化层；在所述钝化层、源漏电极层和栅极绝缘层形成的过孔；形成在所述钝化层上、通过所述过孔将漏电极与所述像素电极层连接的部分电极层；形成在所述钝化层上的公共电极层。
2.如权利要求1所述的阵列基板，其特征在于，所述部分电极层采用和公共电极层相同的材料和薄膜结构。
3.如权利要求1所述的阵列基板，其特征在于，还包括形成在所述像素电极层上，或者形成在所述像素电极层下的过孔金属块。
4.如权利要求3所述的阵列基板，其特征在于，所述过孔金属块部分或者全部与所述像素电极层接触。
5.如权利要求3所述的阵列基板，其特征在于，所述过孔金属块采用和栅线同样的材料和薄膜结构。
6.如权利要求3所述的阵列基板，其特征在于，所述过孔金属块的材料为钕化铝、或铝、或铜、或钼、或钨化钼、或铬制作的单层膜；或者为钕化铝、或铝、或铜、或钼、或钨化钼、 或铬任意组合制作的复合膜。
7.如权利要求3所述的阵列基板，其特征在于，所述过孔金属块的厚度为1000A至 5000A。
8.如权利要求3-7任一项所述的阵列基板，其特征在于，所述过孔底部全部或部分位于所述过孔金属块上。
9.如权利要求1所述的阵列基板，其特征在于，还包括形成在所述栅极绝缘层上的有源层；形成在所述有源层上的欧姆接触层。
10.如权利要求1所述的阵列基板，其特征在于，所述源漏电极层为钼、或钨化钼、或铬制作的单层膜；或者为钼、或钨化钼、或铬任意组合制作的复合膜。
11.如权利要求1所述的阵列基板，其特征在于，所述像素电极层为氧化铟锡单层膜或氧化铟锌单层膜、或者氧化铟锡和氧化铟锌的复合膜。
12.如权利要求1所述的阵列基板，其特征在于，所述公共电极层为氧化铟锡单层膜或氧化铟锌单层膜、或者氧化铟锡和氧化铟锌的复合膜。
13.—种显示装置，其特征在于，包括权利要求1-12中任一项所述的阵列基板。
专利摘要本实用新型实施例涉及液晶显示技术领域，特别涉及一种阵列基板及显示装置，该阵列基板包括形成在基板上的像素电极层和栅线；形成在所述基板、像素电极层和栅线上的栅极绝缘层；形成在所述栅极绝缘层上的源漏电极层；形成在所述源漏电极层上的钝化层；在所述钝化层、源漏电极层和栅极绝缘层形成的过孔；形成在所述钝化层上、通过所述过孔将漏电极与所述像素电极层连接的部分电极层；形成在所述钝化层上的公共电极层。本实用新型实施例提供的阵列基板及显示装置，可以提高薄膜晶体管的开口率，而且避免残留像素电极层对薄膜晶体管的影响。
文档编号H01L27/12GK202093289SQ20112022905
公开日2011年12月28日 申请日期2011年6月30日 优先权日2011年6月30日
发明者谢振宇 申请人:北京京东方光电科技有限公司