专利名称：晶圆级半导体封装构造的制作方法
技术领域：
本实用新型涉及一种晶圆级半导体封装构造，特别是有关于一种可以减少因材料热膨胀系数差异所产生的翘曲变形及破裂等缺陷的晶圆级半导体封装构造。
背景技术：
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造，其中各种不同的系统封装(system in package, SIP)设计概念常用于架构高密度封装构造，上述系统封装又可再分为多芯片模块(multi chip module,MCM)、封装体上堆叠封装体(package on package,POP)及封装体内堆叠封装体(package in package, PIP)等。此外，也有为了缩小封装构造体积而产生的设计概念，例如晶圆级封装构造(waferlevel package, WLP)、芯片尺寸封装构造(chip scale package, CSP)以及无外引脚封装构造(quad-flat no-lead package, QFN)等。举例来说，请参照图I所示，其揭示一种现有晶圆级封装构造(WLP)的剖视图，其中一晶圆级封装构造100包含一电路基板11、一娃间隔层(silicon interposer) 12、一芯片13、一封装胶材14及一底部填充胶(underfill) 15，其中所述电路基板11的上表面具有数个接垫111，及其下表面具有数个锡球112 ;所述硅间隔层12的下表面具有一重布线层(re-distributed layer,RDL) 121,及其上表面具有数个焊垫122,所述娃间隔层12内部并具有数个穿娃导通孔(through silicon via, TSV) 123,及所述重布线层121裸露有数个重分布焊垫分别结合有一凸块124，所述重布线层121通过所述凸块124电性连接在所述电路基板11的接垫111上；所述芯片13的一有源表面朝下并具有数个焊垫131，各焊垫131结合有一凸块132，所述芯片13通过所述凸块132电性连接在所述硅间隔层12的焊垫122上；所述底部填充胶15填充在所述硅间隔层12的重布线层121及所述电路基板11的上表面之间；所述封装胶材14包覆保护所述硅间隔层12、芯片13及底部填充胶15。在上述现有晶圆级封装构造100中，所述硅间隔层12的重布线层121用以提供重分布焊垫以重新安排所述芯片13的接垫131的位置并扩大其间距，同时可以对所述芯片13进行散热。然而，所述硅间隔层12必需利用成本较高的晶圆工艺来制作所述重布线层121。再者，所述硅间隔层12的重布线层121与所述电路基板11的上表面之间存在大面积的接触关系(例如长度或宽度比为0. 8 I),同时所述硅间隔层12的硅材质与所述电路基板11的环氧树脂/玻璃纤维复合材质的热膨胀系数(CTE)差异又甚大。因此，当所述现有晶圆级封装构造100通电运作时，所述芯片13产生的热能向下传导到所述硅间隔层12及电路基板11，并造成所述硅间隔层12及电路基板11两者受热后产生不同程度的膨胀，及朝所述电路基板11的方向产生翘曲(warpage)变形。结果，长期受热膨胀造成翘曲变形以及冷却后再度回复形状，当不断重复受热及冷却的多次循环后，将容易导致材质较易脆的所述硅间隔层12及重布线层121发生破裂(crack)缺陷，因而造成所述现有晶圆级封装构造100失效，并大幅影响封装产品的可靠度及使用寿命。故，有必要提供一种改良的晶圆级半导体封装构造，以解决现有技术所存在的问题。
实用新型内容有鉴于此，本实用新型提供一种晶圆级半导体封装构造，以解决现有晶圆级半导体封装构造技术所存在的硅间隔层与电路基板之间因热膨胀系数(CTE)差异而衍生的技术问题。
本实用新型的主要目的在于提供一种晶圆级半导体封装构造，其中在制造期间是先制作重布线电路层，再于重布线电路层上堆叠结合间隔层及芯片，并在重布线电路层下方结合重分布凸块做为输入/输出端子，如此可以在不使用电路基板的情况下直接建构一个微型化晶圆级半导体封装构造，故有利于避免发生现有电路基板与硅间隔层之间因材料热膨胀系数差异而衍生的技术问题，以确保封装产品的可靠度及使用寿命。本实用新型的次要目的在于提供一种晶圆级半导体封装构造，其中在制造期间是先制作重布线电路层，再于重布线电路层上堆叠结合间隔层及芯片，并在重布线电路层下方结合重分布凸块做为输入/输出端子，以及再进一步结合一电路基板，但由于重布线电路层与电路基板的绝缘材质相近，故两者的材料热膨胀系数差异可被缩小；且因为已具有重布线电路层，故间隔层本身也不需再设置任何重布线层并可以缩小其尺寸，以尽可能减少其与重布线电路层之间的接触面积，如此也将有利于避免发生现有电路基板与硅间隔层之间因材料热膨胀系数差异而衍生的技术问题，以确保封装产品的可靠度及使用寿命。为达成本实用新型的前述目的，本实用新型提供一种晶圆级半导体封装构造，其 中所述晶圆级半导体封装构造包含一重布线电路层，设有数个接垫及数个重分布接垫；一间隔层，位于所述重布线电路层上，并设有数个第一转接垫、数个第二转接垫及数个导通孔，所述导通孔位于所述间隔层内并连接在所述第一及第二转接垫之间，所述第二转接垫电性连接到所述重布线电路层的接垫上；
一第一封装胶材，位于所述重布线电路层上并围绕在所述间隔层的周边，所述第一封装胶材具有一开口至少裸露所述间隔层的第一转接垫；以及至少一芯片，位于所述间隔层上，并设有数个焊垫，所述焊垫电性连接到所述间隔层的第一转接垫上。在本实用新型的一实施例中，所述第一封装胶材为光刻胶(photo-resist)、环氧树脂(epoxy)、压合片(prepreg)或激光活化材料(laser actived material)。在本实用新型的一实施例中，所述晶圆级半导体封装构造另包含一第二封装胶材，包覆所述第一封装胶材的开口、所述间隔层及所述芯片。在本实用新型的一实施例中，所述第二封装胶材为环氧树脂。在本实用新型的一实施例中，所述间隔层是娃间隔层(silicon interposer)、玻璃间隔层或其他具高导热性的绝缘间隔层，如氮化铝间隔层。在本实用新型的一实施例中，所述间隔层的第二转接垫通过数个转接凸块结合到所述重布线电路层的接垫上。在本实用新型的一实施例中，所述芯片的焊垫通过数个凸块结合到所述间隔层的
第一转接垫上。[0020]在本实用新型的一实施例中，所述重布线电路层的重分布接垫各结合有一重分布凸块。在本实用新型的一实施例中，所述转接凸块、凸块及重分布凸块可以选自锡凸块、金凸块、铜柱凸块(Cu pillar bumps)或镍柱凸块。在本实用新型的一实施例中，所述晶圆级半导体封装构造另包含一电路基板，具有一第一基板表面及一第二基板表面，所述第一基板表面设有数个第一金属垫，所述第二基板表面设有数个第二金属垫，所述第一金属垫通过所述重分布凸块电性连接所述重布线电路层的重分布接垫。在本实用新型的一实施例中，所述电路基板的第二金属垫各结合有一锡球。再者，本实用新型提供另一种晶圆级半导体封装构造，其中所述晶圆级半导体封装构造包含一重布线电路层，具有一第一表面及一第二表面，所述第一表面设有数个接垫，及所述第二表面设有数个重分布接垫；一间隔层，位于所述重布线电路层的第一表面上，并具有一第一转接表面及一第二转接表面，所述第一转接表面设有数个第一转接垫，及所述第二转接表面设有数个第二转接垫，所述间隔层内具有数个导通孔，所述导通孔连接在所述第一及第二转接垫之间，且所述第二转接垫通过数个转接凸块结合到所述重布线电路层的接垫上；—第一封装胶材，位于所述重布线电路层的第一表面上并围绕在所述间隔层的周边，所述第一封装胶材具有一开口至少裸露所述间隔层的第一转接表面；以及至少一芯片，位于所述间隔层的第一转接表面上，并具有一有源表面，所述有源表面设有数个焊垫，所述焊垫通过数个凸块结合到所述间隔层的第一转接垫上。
图I是一现有的晶圆级半导体封装构造的示意图。图2A、2B、2C、2D及2E是本实用新型第一实施例晶圆级半导体封装构造制造方法各步骤的流程示意图。图2F是本实用新型第二实施例晶圆级半导体封装构造的示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。请参照图2A至2E所示，其揭示本实用新型第一实施例的晶圆级半导体封装构造的制造方法各步骤的流程示意图，本实用新型将于下文利用图2A至2E逐一详细说明第一实施例各步骤的详细加工处理过程，及各元件的细部构造、组装关系及其运作原理。请参照图2A所示，本实用新型第一实施例的晶圆级半导体封装构造的制造方法首先是准备一临时性载板20，并在所述临时性载板20的一粘着层201上依增层工艺(build-up process)制作一重布线电路层21 ;接着,并将一间隔层22堆叠结合在所述重布线电路层21上。在本步骤中，所述临时性载板20可以是具有足够硬度的金属板(如不锈钢板或铜板等)、玻璃板或塑胶板等。所述粘着层201优选是铜种子层(Cu seed layer)或紫外光胶布(UV tape)。所述重布线电路层21是指由多个绝缘层及电路层交替堆叠排列而成的复合堆叠层，其中包含的绝缘层及电路层的层数是依照产品重新分布焊垫位置及间距的需求来进行设计的。在依增层工艺制作完成所述重布线电路层21后，此时所述重布线电路层21具有一第一表面(即上表面)及一第二表面(即下表面)，所述第一表面裸露有数个接垫211,及所述第二表面裸露有数个重分布接垫(re-distribution pads) 2120再者，所述间隔层22可以是娃间隔层(silicon interposer)、玻璃间隔层或其他具高导热性的绝缘间隔层(如氮化铝间隔层等)。所述间隔层22位于所述重布线电路层21的第一表面上，并具有一第一转接表面(即上表面)及一 第二转接表面(即下表面)，所述第一转接表面设有数个第一转接垫223，及所述第二转接表面设有数个第二转接垫222，所述间隔层22内另具有数个导通孔221。当所述间隔层22是硅间隔层时，所述导通孔221属于穿娃导通孔(through silicon via,TSV),其连接在所述第一及第二转接垫223、222之间，且所述第二转接垫222通过数个转接凸块224结合到所述重布线电路层21的接垫211上。所述转接凸块224可以选自锡凸块、金凸块、铜柱凸块(Cu pillar bumps)或镍柱凸块，但并不限于此。请参照图2B所示，本实用新型第一实施例的晶圆级半导体封装构造的制造方法接着是制作一第一封装胶材23，位于所述重布线电路层21的第一表面上并围绕在所述间隔层22的周边，所述第一封装胶材23具有一开口 231至少裸露所述间隔层22的第一转接表面。在本步骤中，所述第一封装胶材23可选自光刻胶(photo-resist)、环氧树脂(epoxy)、压合片(prepreg)或激光活化材料(laser actived material)。再者，本实用新型可以利用注胶模具的模穴形状直接对应成型所述开口 231 ;或是，先制作一整层的第一封装胶材23后，再利用紫外光照、械械钻孔或激光钻孔等方式来制作所述开口 231。请参照图2C所示，本实用新型第一实施例的晶圆级半导体封装构造的制造方法接着是去除所述临时性载板20及粘着层201，并在所述重布线电路层21、间隔层22及第一封装胶材23的组合体的重分布接垫212上结合数个重分布凸块24。在本步骤中，当所述粘着层201为铜种子层时，首先以外力剥除所述临时性载板20，接着再蚀刻去除所述粘着层201，随后对所述重布线电路层21裸露出的第二表面的重分布接垫212进行表面处理，例如镀上镍/金层或镍/钯/金层，以便制作及结合所述重分布凸块24。所述重分布凸块24可以选自锡凸块、金凸块、铜柱凸块或镍柱凸块，但并不限于此。在另一实施方式中，所述临时性载板20可为玻璃板，及所述粘着层201为紫外光胶布，此时可通过紫外光照射所述粘着层201使其失去黏性，而使所述重布线电路层21、间隔层22及第一封装胶材23的组合体顺利的与所述临时性载板20及粘着层201相互分离，并接着同样可进行所述重分布接垫212的表面处理，以及制作所述重分布凸块24。请参照图2D所示，本实用新型第一实施例的晶圆级半导体封装构造的制造方法接着是将至少一芯片25结合到所述间隔层22上，并利用一第二封装胶材26来包覆所述第一封装胶材23的开口 231、所述间隔层22及所述芯片25。在本步骤中，所述至少一芯片25位于所述间隔层22的第一转接表面上，并具有一朝下的有源表面及一朝上的背面，所述有源表面设有数个焊垫251，所述焊垫251通过数个凸块252结合到所述间隔层22的第一转接垫223上。所述凸块252可以选自锡凸块、金凸块、铜柱凸块或镍柱凸块，但并不限于此。接着，所述第二封装胶材26例如是掺杂有固态填充物的环氧树脂基材，其可以利用移转注模成型(transfer molding)工艺来制作。所述第二封装胶材26是用来包覆保护所述第一封装胶材23的开口 231内的所述间隔层22、凸块252及芯片25等构件的。但是，本实用新型亦可省略所述第二封装胶材26，而仅使用底部填充胶(underfill)来填充在所述间隔层22及芯片25之间，以保护所述焊垫251、凸块252及第一转接垫223。请参照图2E所示，本实用新型第一实施例的晶圆级半导体封装构造的制造方法最后是对所述重布线电路层21、第一封装胶材23及第二封装胶材26进行切割，以分离成数个晶圆级半导体封装构造200，其中每一个晶圆级半导体封 装构造200皆包含一重布线电路层21、一间隔层22、一第一封装胶材23、数颗重分布凸块24、至少一芯片25及一第二封装胶材26。所述重布线电路层21具有一第一表面(即上表面)及一第二表面(即下表面)，所述第一表面设有数个接垫211，及所述第二表面设有数个重分布接垫212。所述间隔层22位于所述重布线电路层21的第一表面上，并具有一第一转接表面(即上表面)及一第二转接表面(即下表面)，所述第一转接表面设有数个第一转接垫223，及所述第二转接表面设有数个第二转接垫222，所述间隔层22内具有数个导通孔221，所述导通孔221连接在所述第一及第二转接垫223、222之间，且所述第二转接垫222通过数个转接凸块224结合到所述重布线电路层21的接垫211上。所述第一封装胶材23位于所述重布线电路层21的第一表面上并围绕在所述间隔层22的周边，所述第一封装胶材23具有一开口 231至少裸露所述间隔层22的第一转接表面的第一转接垫223。所述重分布凸块24结合在所述重布线电路层21裸露出的第二表面的重分布接垫212上。所述至少一芯片25位于所述间隔层22的第一转接表面上，并具有一朝下的有源表面，所述有源表面设有数个焊垫251，所述焊垫251通过数个凸块252结合到所述间隔层22的第一转接垫223上。所述第二封装胶材26包覆所述第一封装胶材23的开口 231、所述间隔层22及所述芯片25。所述重分布接垫212的目的是用以重新安排所述芯片25的接垫位置以及扩大其接垫间距。所述重分布凸块24形成在所述重分布接垫212上，以做为信号、电源或接地的输入/输出端。请参照图2F所示，本实用新型第二实施例的晶圆级半导体封装构造相似于本实用新型第一实施例，并大致沿用相同元件名称及图号，但第二实施例的差异特征在于所述第二实施例的晶圆级半导体封装构造200进一步增设一电路基板27，所述电路基板27是用以承载芯片及制作封装体的小型多层印刷电路板，其具有一第一基板表面(即上表面)及一第二基板表面(即下表面)，所述第一基板表面设有数个第一金属垫271，所述第二基板表面设有数个第二金属垫272，所述第一金属垫271通过所述重分布凸块24电性连接所述重布线电路层21的重分布接垫212，及所述第二金属垫272各结合有一锡球273，以做为信号、电源或接地的输入/输出端。如上所述，相较于现有晶圆级半导体封装构造技术所存在的硅间隔层与电路基板之间因热膨胀系数(CTE)差异而衍生的技术问题，图2A至2E的本实用新型的晶圆级半导体封装构造200在制造期间是先制作所述重布线电路层21，再于所述重布线电路层21上堆叠结合所述间隔层22及芯片25，并在所述重布线电路层21下方结合所述重分布凸块24做为输入/输出端子，如此即可以在不使用电路基板的情况下直接建构一个微型化晶圆级半导体封装构造200，故有利于避免发生现有电路基板与硅间隔层之间因材料热膨胀系数差异而衍生的翘曲变形与电路断裂等技术问题，以确保封装产品的可靠度及使用寿命。另一方面，图2F的本实用新型的晶圆级半导体封装构造200则是在制造期间是先制作所述重布线电路层21，再于所述重布线电路层21上堆叠结合所述间隔层22及芯片25，并在所述重布线电路层21下方结合所述重分布凸块24做为输入/输出端子，以及再进一步结合一电路基板27，但由于所述重布线电路层21与电路基板27的绝缘材质相近，故两者的材料热膨胀系数差异可被缩小；且因为已具有所述重布线电路层21，故所述间隔层22本身也不需再设置任何重布线层并可以缩小其尺寸，因此有利于减少所述间隔层22与重布线电路层21之间的接触面积，以及减小所述间隔层22与电路基板27的长度或宽度比(例如为O. 4 I)，如此也将有利于避免发生现有电路基板与硅间隔层之间因材料热膨胀系数差异而衍生的翘曲变形与电路断裂等技术问题，以确保封装产品的可靠度及使用寿命O 本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
权利要求1.一种晶圆级半导体封装构造，其特征在于所述晶圆级半导体封装构造包含 一重布线电路层，设有数个接垫及数个重分布接垫； 一间隔层，位于所述重布线电路层上，并设有数个第一转接垫、数个第二转接垫及数个导通孔，所述导通孔位于所述间隔层内并连接在所述第一及第ニ转接垫之间，所述第二转接垫电性连接到所述重布线电路层的接垫上；一第一封装胶材，位于所述重布线电路层上并围绕在所述间隔层的周边，所述第一封装胶材具有一开ロ至少裸露所述间隔层的第一转接垫；以及至少ー芯片，位于所述间隔层上，并设有数个焊垫，所述焊垫电性连接到所述间隔层的第一转接垫上。
2.如权利要求I所述的晶圆级半导体封装构造，其特征在于所述第一封装胶材为光刻胶、环氧树脂、压合片或激光活化材料。
3.如权利要求I所述的晶圆级半导体封装构造，其特征在于所述晶圆级半导体封装构造另包含一第二封装胶材，包覆所述第一封装胶材的开ロ、所述间隔层及所述芯片。
4.如权利要求3所述的晶圆级半导体封装构造，其特征在于所述第二封装胶材为环氧树脂。
5.如权利要求I所述的晶圆级半导体封装构造，其特征在于所述间隔层是硅间隔层、玻璃间隔层或氮化铝间隔层。
6.如权利要求I所述的晶圆级半导体封装构造，其特征在于所述间隔层的第二转接垫通过数个转接凸块结合到所述重布线电路层的接垫上。
7.如权利要求I所述的晶圆级半导体封装构造，其特征在于所述芯片的焊垫通过数个凸块结合到所述间隔层的第一转接垫上。
8.如权利要求I所述的晶圆级半导体封装构造，其特征在干所述重布线电路层的重分布接垫各结合有一重分布凸块。
9.如权利要求8所述的晶圆级半导体封装构造，其特征在于所述晶圆级半导体封装构造另包含ー电路基板，具有一第一基板表面及一第二基板表面，所述第一基板表面设有数个第一金属垫，所述第二基板表面设有数个第二金属垫，所述第一金属垫通过所述重分布凸块电性连接所述重布线电路层的重分布接垫。
10.一种晶圆级半导体封装构造，其特征在于所述晶圆级半导体封装构造包含 一重布线电路层，具有一第一表面及一第二表面，所述第一表面设有数个接垫，及所述第二表面设有数个重分布接垫； 一间隔层，位于所述重布线电路层的第一表面上，并具有一第一转接表面及一第二转接表面，所述第一转接表面设有数个第ー转接垫，及所述第二转接表面设有数个第ニ转接垫，所述间隔层内具有数个导通孔，所述导通孔连接在所述第一及第ニ转接垫之间，且所述第二转接垫通过数个转接凸块结合到所述重布线电路层的接垫上； 一第一封装胶材，位于所述重布线电路层的第一表面上并围绕在所述间隔层的周边，所述第一封装胶材具有一开ロ至少裸露所述间隔层的第一转接表面；以及 至少ー芯片，位于所述间隔层的第一转接表面上，并具有一有源表面，所述有源表面设有数个焊垫，所述焊垫通过数个凸块结合到所述间隔层的第一转接垫上。
专利摘要本实用新型公开一种晶圆级半导体封装构造，其包含一重布线电路层，设有数个接垫及数个重分布接垫；一间隔层，位于所述重布线电路层上，并设有数个第一转接垫、数个第二转接垫及数个导通孔，所述导通孔位于所述间隔层内并连接在所述第一及第二转接垫之间，所述第二转接垫电性连接到所述重布线电路层的接垫上；一第一封装胶材，位于所述重布线电路层上并围绕在所述间隔层的周边，所述第一封装胶材具有一开口裸露所述间隔层的第一转接垫；以及至少一芯片，位于所述间隔层上，并设有数个焊垫，所述焊垫电性连接到所述间隔层的第一转接垫上。
文档编号H01L23/00GK202443962SQ201120555480
公开日2012年9月19日 申请日期2011年12月27日 优先权日2011年12月27日
发明者王昱祺, 翁肇甫 申请人:日月光半导体制造股份有限公司