专利名称：用于制造具有碳化硅衬底的复合衬底的方法
技术领域：
本发明涉及一种用于制造复合衬底的方法，特别涉及一种用于制造具有多个碳化硅衬底的复合衬底的方法。
背景技术：
近年来，已采用复合半导体作为用于制造半导体器件的半导体衬底。例如，与更为常用的硅的带隙相比，碳化硅具有更大的带隙。因而，采用碳化硅衬底的半导体器件具有击穿电压高、导通电阻低以及高温环境下特性下降可能性较小的优点。为了有效率地制造这样的半导体器件，衬底在尺寸上需要大到某种程度。根据美国专利No. 7314520(专利文献1)，可以制造76mm(3英寸)或更大的碳化硅衬底。引用列表专利文献PTL 1 美国专利 No. 7314520
发明内容
技术问题工业上，碳化硅衬底的尺寸仍被限制在大约100mnK4英寸)。因此，不利的是，使用大衬底，不能有效率地制造半导体器件。在六方晶系的碳化硅中，利用除了(0001)面之外的面的特性的情况中，这个不利之处变得尤其严重。下文中，将对此进行说明。通常，缺陷少的碳化硅衬底是通过对在(0001)面中生长得到的碳化硅晶锭进行切片来制造的，这使得层错的可能性较小。因而，具有(0001)面之外的面取向的碳化硅衬底是通过以不平行于晶锭生长表面的方式对晶锭切片而得到的。这使得难以充分确保衬底的尺寸，或者晶锭中很多部分不能被有效地利用。为此，要有效率地制造采用除了碳化硅的 (0001)面之外的面的半导体器件尤其困难。代替增大这样的碳化硅衬底的尺寸，考虑使用具有多个碳化硅衬底以及与多个碳化硅衬底中每个相连接的支撑部的复合衬底。即使支撑部具有高的晶体缺陷密度，也不太可能出现问题。因而，可以相对容易地准备大的支撑部。通过增大设置在支撑部上的碳化硅衬底的数目，可以根据需要来增大复合衬底的尺寸。尽管在复合衬底中碳化硅衬底中的每个和支撑部彼此连接，但相邻碳化硅衬底不会彼此连接或者不会充分地彼此连接。因此，会在相邻的碳化硅衬底之间形成间隙。如果利用具有这样的间隙的复合衬底来制造半导体器件，则在制造工艺中可能会有异物残留在该间隙中。具体地，用于CMP(化学机械抛光)的抛光剂可能残留在其中。上述异物会成为在使用复合衬底制造半导体器件的工艺中造成工艺变化的主要原因。鉴于上述问题而做出了本发明，并且本发明的目的是要提供一种用于制造复合衬底的方法，以便在使用具有碳化硅衬底的复合衬底制造半导体器件的工艺中，抑制由碳化硅衬底之间的间隙引起的工艺变化。
问题的解决方案本发明中用于制造复合衬底的方法包括下列步骤。准备具有支撑部以及第一和第二碳化硅衬底的连接衬底。第一碳化硅衬底具有连接到支撑部的第一背面、与第一背面相反的第一正面以及将第一背面和第一正面彼此连接的第一侧面。第二碳化硅衬底具有连接到支撑部的第二背面、与第二背面相反的第二正面以及将第二背面和第二正面彼此连接的第二侧面，并且在第一侧面和第二侧面之间形成有间隙。形成用于填充间隙的填充部。然后，对第一和第二正面进行抛光。然后，去除填充部。 然后，形成用于封闭间隙的封闭部。根据该制造方法，第一和第二碳化硅衬底之间的间隙由封闭部来封闭。因此，在使用复合衬底制造半导体器件的工艺中，防止异物累积在间隙中。此外，当对第一和第二正面进行抛光时，用填充部来填充第一和第二碳化硅衬底之间的间隙。因此，可以防止诸如抛光剂的异物在抛光之后残留在间隙中。此外，在形成封闭部时，填充部已经被去除。因此，在形成封闭部的步骤或者随后的步骤中，可以防止由存在填充部而另外地对步骤产生的不利影响。优选地，通过在第一和第二碳化硅衬底上外延生长封闭部来执行形成封闭部的步骤。以此方式，封闭部的晶体结构可以被优化为适合于半导体器件。优选地，通过干法工艺来执行去除填充部的步骤。以此方式，与通过湿法工艺执行去除填充部的步骤的情况相比，可以防止异物残留在去除了填充部的间隙中。优选地，使用金属、树脂和硅中的至少一种物质来执行形成填充部的步骤。因此， 可以容易地执行去除填充部的步骤。优选地，在腔室(90)中以连续的方式来执行去除填充部的步骤和形成封闭部的步骤。因此，可以防止第一和第二碳化硅衬底在这两个步骤之间被污染。本发明的有益效果从以上描述显而易见，根据本发明，在使用具有碳化硅衬底的复合衬底制造半导体器件的工艺中，能够抑制由碳化硅衬底之间的间隙引起的工艺变化。
图1是示意性示出了本发明第一实施例中的复合衬底的构造的平面图。图2是沿图1中的线II-II截取的示意性横截面图。图3是图2的局部放大图。图4是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的流程图。图5是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第一步骤的平面图。图6是沿图1中的线VI-VI截取的示意性横截面图。图7是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第二步骤的局部横截面图。图8是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第三步骤的横截面图。图9是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第四步骤的横截面图。图10是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第五步骤的横截面图。图11是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第六步骤的横截面图。图12是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第七步骤的横截面图。图13是示意性示出了本发明第一实施例中的用于制造复合衬底的方法的第八步骤的横截面图。图14是示意性示出了本发明第二实施例中的复合衬底的构造的横截面图。图15是示意性示出了本发明第三实施例中的半导体器件的构造的局部横截面图。图16是示出了本发明第三实施例中的用于制造半导体器件的方法的示意性流程图。图17是示意性示出了本发明第三实施例中的用于制造半导体器件的方法的第一步骤的局部横截面图。图18是示意性示出了本发明第三实施例中的用于制造半导体器件的方法的第二步骤的局部横截面图。图19是示意性示出了本发明第三实施例中的用于制造半导体器件的方法的第三步骤的局部横截面图。图20是示意性示出了本发明第三实施例中的用于制造半导体器件的方法的第四步骤的局部横截面图。图21是示意性示出了本发明第三实施例中的用于制造半导体器件的方法的第五步骤的局部横截面图。
具体实施例方式下面参照附图来说明本发明的实施例。(第一实施例)如图1至图3所示，本实施例的复合衬底81具有支撑部30、碳化硅衬底组10和封闭部21。碳化硅衬底组10包括碳化硅衬底11和12 (第一和第二碳化硅衬底)。为了容易说明，可以只解释碳化硅衬底组10的碳化硅衬底11和12。碳化硅衬底组10中的每个具有彼此相反的正面和背面，并且具有将正面和背面彼此连接的侧面。例如，碳化硅衬底11具有连接到支撑部30的背面Bl (第一背面)、与背面Bl相反的正面Tl (第一正面)和将背面Bl和正面Tl彼此连接的侧面Sl (第一侧面)。 碳化硅衬底12具有连接到支撑部30的背面B2 (第二背面)、与背面B2相反的正面T2 (第二正面)以及将背面B2和正面T2彼此连接的侧面S2 (第二侧面)。碳化硅衬底组10中的每一个的背面被连接到支撑部30，从而使碳化硅衬底组10 的碳化硅衬底彼此固定。碳化硅衬底组10的碳化硅衬底的正面(正面Tl和T2等)被设置为彼此齐平。复合衬底81具有比碳化硅衬底组10中的每一个的表面大的表面。因而，在使用复合衬底81的情况中，与单独使用碳化硅衬底组10中的每一个的情况相比，能够更有效率地制造半导体器件。此外，在本实施例中，碳化硅衬底组10中的每一个为单晶衬底。 这使得可以有效率地制造均具有单晶碳化硅的半导体器件。然而，依据使用复合衬底的目的，碳化硅衬底组10中的每一个可以不是单晶衬底。此外，在碳化硅衬底组10中的相邻碳化硅衬底的侧面之间形成有间隙GP。例如， 在碳化硅衬底11的侧面Sl和碳化硅衬底12的侧面S2之间形成有间隙GP。优选地，间隙 GP包括具有100 μ m或更小的宽度LG的部分。更优选地，间隙GP具有平均100 μ m或更小的宽度。进一步更优选地，整个间隙GP具有100 μ m或更小的宽度。在碳化硅衬底11和12上设置有封闭部21。具体来讲，如图3所示，封闭部21被提供在正面Tl、正面T2、侧面Sl的在正面Tl侧的端部以及侧面S2的在正面T2侧的端部上。此外，封闭部21封闭间隙GP。具体来讲，封闭部21在支撑部30和封闭部21之间提供残留的空间，并且使该空间与外部空间隔离。优选地，封闭部21由碳化硅制成。此外，优选地，封闭部21具有在碳化硅衬底11和12上外延生长的至少一部分。此外，优选地，封闭部 21具有这样的部分，即该部分从正面Tl和T2中的每个向上延伸并且具有等于或大于间隙 GP的宽度LG的最小值的1/100的厚度LB。更优选地，厚度LB等于或大于宽度LG的平均值的1/100。进一步更优选地，厚度LB等于或大于宽度LG的最大值的1/100。支撑部30优选由碳化硅制成。更优选地，支撑部30具有比碳化硅衬底组10中的每一个衬底的微管密度高的微管密度。此外，优选地，支撑部30具有这样的部分，即该部分位于碳化硅衬底组10中的那些衬底的背面上，并且被外延生长到这些背面上。更优选地， 支撑部30被整体地外延生长到碳化硅衬底组10上。碳化硅衬底组10和支撑部30中的每一个具有下列示例性尺寸。即是说，碳化硅衬底组10中的每一个具有20X 20mm的正方形的平面形状并且具有400 μ m的厚度。支撑部30具有400 μ m的厚度。下面描述用于制造复合衬底81的方法。如图4所示，首先执行步骤(步骤S51)以连接碳化硅衬底组10。以下将描述它的细节。如图5和图6所示，准备由碳化硅制成的支撑部30M和碳化硅衬底组10。支撑部 30M可以具有任何晶体结构。优选地，碳化硅衬底组10中的每一个的背面可以是由于切片而形成的表面，具体来讲，可以是由于切片并且在切片之后未经抛光而形成的表面(所谓的切片表面)。在此情况下，背面可以提供有适度的起伏。接着，将碳化硅衬底组10和支撑部30M设置成彼此面对面，使得碳化硅衬底组10 中的每一个的背面面对支撑部30的正面。具体来讲，可以将碳化硅衬底组10放置在支撑部30M上，或者可以将支撑部30M放置在碳化硅衬底组10上。接着，通过减小气氛空气的压力来调整气氛。气氛的压力优选为高于10-1 且低于 IO4Pa0上述气氛可以是惰性气体气氛。可使用的示例性惰性气体为诸如He或Ar的稀有气体、氮气或者稀有气体和氮气的混合气体。此外，气氛中的压力优选为50kl^或更小，并且更优选为IOkPa或更小。如图7所示，在这个时间点处，碳化硅衬底11和12中的每个和支撑部30M刚好被
6相互堆叠放置并且尚未相互连接。背面Bl和B2中的每个和支撑部30M之间，背面Bl和B2 中的轻微起伏或者支撑部30M的正面中的轻微起伏微观上提供了空隙GQ。接着，对包括碳化硅衬底11和12的碳化硅衬底组10以及支撑部30M加热。执行此加热，以使支撑部30M的温度达到碳化硅能够升华的温度，例如，不低于1800°C且不高于 2500°C的温度，更优选地，不低于2000°C且不高于2300°C的温度。加热时间被设定为例如 1至M小时。此外，执行加热，以使碳化硅衬底组10中的每一个具有比支撑部30M的温度低的温度。即，形成温度梯度，使得在图7中由下至上降低温度。优选地，该温度梯度在支撑部30M和碳化硅衬底11和12中的每个之间不小于1°C /cm且不大于200°C /cm，更优选地，不小于10°C /cm且不大于50°C /cm。当在厚度方向(图7中的纵向方向)上这样提供温度梯度时，在限定空隙GQ的边界之中，在支撑部30M侧(图7中的下侧)处的边界具有的温度比碳化硅衬底11侧和碳化硅衬底12侧(图7中的上侧)处的边界中的每个的温度高。结果，与从碳化硅衬底11和12的升华相比，更可能发生从支撑部30M到空隙GQ中的碳化硅升华。相反，与支撑部30M上的再结晶反应相比，空隙GQ中的升华气体的再结晶反应更可能发生在碳化硅衬底11和12，即背面Bl和B2上。结果，在空隙GQ中，如图中箭头 AM所指示，碳化硅由于升华和再结晶而发生质量转移。作为箭头AM所指示的质量转移的结果，空隙GQ中的每个被分成多个空洞VD。空洞VD然后按照箭头AV指示转移，所述箭头AV指示与箭头AM的方向相反的方向。此外，作为该质量转移的结果，支撑部30M在碳化硅衬底11和12上再生长。即，支撑部30M由于升华和再结晶而再形成。上述再形成从靠近背面Bl和B2的区域逐渐进行。即，支撑部30的在碳化硅衬底组10的背面上的部分逐渐外延生长到该背面上。优选地，支撑部30M被整体地再形成。参照图8，作为上述再形成的结果，支撑部30M被变成具有包括与碳化硅衬底11和 12的晶体结构相对应的晶体结的部分的支撑部30。此外，对应于空隙GQ的空间被变成支撑部30中的空洞VD，并且这些空洞VD中很多都被移动到支撑部30外部(朝向图7的下侧)。结果，提供了具有碳化硅衬底组10的连接衬底80，其中碳化硅衬底组10包括背面被连接到支撑部30的碳化硅衬底。支撑部30和碳化硅衬底组10以与复合衬底81 (图1至图3)中相同的方式布置在连接衬底80中。如图9所示，形成填充部40，以填充间隙GP。填充部40可以由诸如硅(Si)的材料制成。在此情况下，填充部40可以通过例如溅射法、沉积法、CVD法或溶液浇铸来形成。可替选地，填充部可以由金属制成。例如，可以使用的金属包括铝(Al)、钛(Ti)、 钒(V)、铬(Cr)、锰(Mn)、铁(Fe)、钴(Co)、镍(Ni)、铜(Cu)、锌(Zn)、钇(Y)、锆(Zr)、铌 (Nb)、钼(Mo)、钌(Ru)、铑(Rh)、钯(Pd)、锡(Sn)、钨(W)、铼(Re)、钼(Pt)和金(Au)中的至少一种。应该注意的是，鉴于将要使用复合衬底81制造的半导体器件的可靠性，优选的是不使用以上列出的金属中的铝、钛和钒。在此情况下，填充部40可以通过例如溅射法、沉积法或者溶液浇铸来形成。可替选地，填充部40可以由树脂制成。可使用的树脂的示例包括丙烯酸树脂、聚氨酯树脂、聚丙烯、聚苯乙烯和聚氯乙烯中的至少一种。在此情况下，填充部40可以通过例如浇铸来形成。
如图10所示，通过CMP来抛光正面Fl和F2。具体来讲，通过用于CMP的、供给有抛光剂41的抛光布42来摩擦正面Fl和F2。此外，参照图11，作为抛光的结果，正面Fl和F2被变成更平坦的正面Tl和T2。接着，将连接衬底80传送到腔室90中。参照图12，在腔室90中，执行干法工艺，以去除填充部40。这种干法工艺是不同于湿法工艺的工艺，具体地，是干法蚀刻。应该注意的是，这种干法工艺也可以用于清洗正面Tl禾口 T2。如图13所示，形成封闭部21，以封闭间隙GP。优选地，通过在碳化硅衬底组10的正面上外延生长封闭部21来形成封闭部21。除了垂直于正面Tl和T2的生长、即在图13 中的纵向方向上的生长之外，该外延生长包括在横向方向上的生长。作为横向方向上的生长的结果，封闭部21封闭间隙。为了获得更牢靠的封闭，优选的是，外延生长开始的点包括正面Tl和T2、侧面S 1的在正面Tl侧的端部以及侧面S2的在正面T2侧的端部。外延生长所需的加热温度为例如不低于1550°C且不高于1600°C。更优选地，以与上述的去除填充部40的步骤连续的方式，在腔室90中进行上述形成。这里，术语“连续的”意指在步骤之间存在或不存在时间间隔时在步骤之间从未将连接衬底80从腔室90中取出。以此方式，得到复合衬底81 (图2)。应该注意的是，当封闭部21的表面需要具有平滑度时，可以提供抛光封闭部21的表面的附加抛光步骤。以此方式，封闭部21提供有平滑表面21P(图2)。应该注意的是，在上述的制造方法中，使用腔室90中的干法工艺作为去除填充部 40(图10)的方法，但可以取代地使用在蚀刻槽中的湿法工艺。期望用于湿法工艺的蚀刻剂易于溶解填充部40而不易溶解碳化硅。在填充部40由硅制成的情况下，可以使用氢氟酸-硝酸作为蚀刻剂。在填充部40由金属制成的情况下，依据金属的种类，可以使用盐酸、 硫酸和王水中的一种作为蚀刻剂。在填充部40由树脂制成的情况下，可以使用溶剂，特别是有机溶剂。根据本实施例的用于制造复合衬底81的方法，通过封闭部21封闭碳化硅衬底11 和12之间的间隙GP(图13)。以此方式，在使用复合衬底81制造半导体器件的工艺中，可以防止异物累积在该间隙GP中。此外，可以防止由存在间隙GP而另外地对光刻法中抗蚀剂涂布的均勻性产生的不利影响，这导致提高光刻的精度。此外，在抛光正面Fl和F2期间(图10)，利用填充部40来填充碳化硅衬底11和 12之间的间隙GP。因此，可以防止诸如抛光剂的异物在抛光之后残留在该间隙GP中。此外，在抛光期间，可以防止碳化硅衬底11和12的边缘碎裂。此外，在形成封闭部21 (图13)时，填充部40已经被去除。因此，在形成封闭部21 的步骤或者随后的步骤中，可以防止由存在填充部40而另外地对步骤产生的不利影响。具体来讲，在当使用复合衬底81制造半导体器件时外延生长碳化硅的情况下，一般采用大约 1550°C到大约1600°C的高温。因而，具有低耐热性的填充部40的存在可能成为工艺变化的因素。例如，在填充部40由硅制成的情况下，高温导致产生硅溶液，这会影响其相邻部分的组成。优选地，通过在碳化硅衬底11和12上外延生长封闭部21来执行形成封闭部21 的步骤(图13)。以此方式，封闭部21的晶体结构可以被优化为适合于半导体器件。
优选地，通过干法工艺来执行去除填充部40的步骤(图12)。以此方式，与通过湿法工艺执行去除填充部40的步骤的情况相比，可以防止异物残留在去除了填充部40的间隙GP中。具体来讲，间隙GP中不会残留有湿法工艺中的蚀刻剂。优选地，使用金属、树脂和硅中的至少一种来执行形成填充部40的步骤。以此方式，可以容易地执行去除填充部40的步骤。优选地，在腔室90中以连续的方式来执行去除填充部40的步骤和形成封闭部21 的步骤。因此，可以防止碳化硅衬底11和12在步骤之间被污染。根据本实施例的复合衬底81 (图1至图幻，可以得到具有与碳化硅衬底11和12 的面积的总和相对应的面积的复合衬底81。以此方式，与单独使用碳化硅衬底11和12中的每个制造半导体器件的情况相比，可以更有效率地制造半导体器件。此外，根据复合衬底81，碳化硅衬底11和12之间的间隙GP由封闭部21封闭。因此，在使用复合衬底81制造半导体器件的工艺中，在间隙GP中不累积异物。优选地，碳化硅衬底11和12中的每个具有单晶结构。通过组合均难以具有大面积的碳化硅衬底11和12所提供的面积实质上可以更大。以此方式，可以有效率地制造具有单晶碳化硅的半导体器件。优选地，封闭部21由碳化硅制成。因此，封闭部21可以被用作半导体器件中由碳化硅制成的部分。优选地，封闭部21具有在碳化硅衬底11和12上外延生长的至少一部分。以此方式，封闭部21的晶体结构可以被优化为适合于半导体器件。优选地，支撑部30由碳化硅制成。因此，碳化硅衬底11和12中每个与支撑部30 的各种物理特性可以彼此相近。此外，支撑部30可以被用作半导体器件中由碳化硅制成的部分。优选地，支撑部30具有比碳化硅衬底11和12中的每个衬底的微管密度高的微管密度。因此，可以使用具有更多微管缺陷的支撑部30，从而进一步有利于复合衬底81的制造。优选地，间隙GP具有IOOym或更小的宽度LG(图3)。以此方式，间隙GP可以由封闭部21更牢靠地封闭。优选地，封闭部21具有不小于间隙GP的宽度的1/100的厚度LB (图3)。因此，间隙GP可以由封闭部21更牢靠地封闭。优选地，支撑部30具有比碳化硅衬底组10中的每一个的杂质浓度高的杂质浓度。 换言之，支撑部30的杂质浓度相对高，并且碳化硅衬底组10的杂质浓度相对低。由于支撑部30的杂质浓度这么高，所以支撑部30的电阻率会小，从而支撑部30可以被用作半导体器件中具有低电阻率的部分。其间，由于碳化硅衬底组10的杂质浓度这么低，所以可以更容易地减少它的晶体缺陷。例如，可以使用氮、磷、硼或铝，作为杂质。下面说明包括碳化硅衬底11和12的碳化硅衬底组10的特别优选的实施例。碳化硅衬底组10中的每个碳化硅衬底的碳化硅的晶体结构优选地属于六方晶系，并且更优选地属于4H型或6H型。更优选地，碳化硅衬底的正面(诸如正面Fl)相对于碳化硅衬底的(000-1)面具有不小于50°且不大于65°的偏离角。更优选地，正面的偏离取向与碳化硅衬底的<1-100>方向形成5°或更小的角度。更优选地，碳化硅衬底的正面在碳化硅衬底的<1-100>方向上、相对于(0-33-8)面具有不小于-3°且不大于5°的偏离角。使用这样的晶体结构在使用复合衬底81的半导体器件中获得高的沟道迁移率。应该注意的是，“正面在<1-100>方向上相对于(0-33-8)面的偏离角”是指由正面的法线投影到由<1-100>方向和<0001〉方向限定的投影面上的正交投影和(0-33-8)面的法线形成的角。正号值对应于其中正交投影与<ι-ιοο>方向接近平行的情况，而负号值对应于其中正交投影与<0001〉方向接近平行的情况。此外，就正面的优选的偏离取向而言，除了上述那些之外，可以采用下面的偏离取向相对于碳化硅衬底11的<11-20>方向形成5°或更小的角度的偏离取向。具体来讲，例如，通过沿着(0-33-8)面切割在六方晶系中(0001)面中生长的 SiC晶锭来准备碳化硅衬底组10中的每一个。采用(0-33-8)面侧作为其正面，并且采用 (03-38)面侧作为其背面。这允许每个正面中特别较高的沟道迁移率。优选地，碳化硅衬底组10中的每个侧面(图3 侧面Sl和S2等)的法线方向对应于<8-803>和<11_20>中的一个。这导致封闭部21的面内方向(图3中的横向方向)上的生长速率增大，从而封闭部 21可以更快地封闭。为了封闭部21的快速封闭，碳化硅衬底组10中的每一个的正面具有与<0001〉相对应的法线方向。优选地，碳化硅衬底组10中的每个侧面(图3 侧面Sl和S2等)的法线方向对应于<1-100>和<11-20>中的一个。这导致封闭部21的面内方向(图3中的横向方向)上的生长速率增大，从而封闭部21可以更快地封闭。(第二实施例)如图14所示，本实施例的复合衬底81V的封闭部21V包括位于碳化硅衬底11和 12上的第一部分21a以及位于第一部分21a上的第二部分21b。第二部分21b具有的杂质浓度比第一部分21a的杂质浓度低。因此，第二部分21b可以被用作半导体器件中具有特别低的杂质浓度的击穿电压保持层。除了上述构造以外，本实施例的构造与第一实施例的构造基本上相同。因而，相同或相应的元件被给定相同的附图标记，并且不再重复说明。(第三实施例)在本实施例中，下面描述使用复合衬底81(图1和图2)的半导体器件的制造。为了容易的说明，可以只解释在复合衬底81中提供的碳化硅衬底组10的碳化硅衬底11，而相同的解释同样适用于复合衬底81的其他碳化硅衬底。参照图15，本实施例的半导体器件100是垂直型DiMOSFET(双注入型金属氧化物半导体场效应晶体管)，并且具有支撑部30、碳化硅衬底11、封闭部21 (缓冲层)、击穿电压保持层22、ρ区123、η.区124、ρ+区125、氧化物膜126、源电极111、上部源电极127、栅电极110和漏电极112。半导体器件100具有每条边的长度均为2mm或更大的矩形或正方形的平面形状(从图15中向上观看时的形状)。漏电极112被设置在支撑部30上，并且缓冲层21被设置在碳化硅衬底11上。利用这种配置，载流子的流动由栅电极Iio控制的区域不被设置在支撑部30上，而是设置在碳化硅衬底11上。支撑部30、碳化硅衬底11和缓冲层21中的每个具有η型导电性。此外，缓冲层 21中的η型导电性的杂质具有例如5X IO17CnT3的浓度。此外，缓冲层21具有例如0. 5 μ m的厚度。击穿电压保持层22形成在缓冲层21上，并且由η型导电性的SiC来制成。例如， 击穿电压保持层22具有10 μ m的厚度，并且包含浓度为5 X IO15CnT3的η型导电杂质。击穿电压保持层22具有其中ρ型导电性的多个ρ区123被形成为其间有间隔的表面。在每个P区123中，在P区123的表面层处形成η+区124。此外，在与η+区IM相邻的位置处，形成P+区125。击穿电压保持层22的在多个ρ区123之间的暴露部上形成有氧化物膜126。具体来讲，氧化物膜1 被形成为在一个ρ区123中的η+区124、该ρ区 123、击穿电压保持层22的在两个ρ区123之间的暴露部、另一个ρ区123以及该另一个ρ 区123中的η+区124上延伸。在氧化物膜1 上，形成栅电极110。此外，源电极111被形成在η+区IM和P+区125上。在源电极111上，形成上部源电极127。在距氧化物膜126与均用作半导体层的η+区124、ρ+区125、ρ区123和击穿电压保持层22中的每个之间的界面不大于IOnm内的区域中，氮原子浓度的最大值等于或大于 IX IO21Cm-30这获得了提高的迁移率，特别是在氧化物膜1 下方的沟道区(在η+区IM 中的每个与击穿电压保持层22之间的、每个ρ区123的与氧化物膜126的接触部)中。下面描述了用于制造半导体器件100的方法。如图17所示，首先，准备复合衬底81(图1和图2)(图16:步骤S110)。优选地， 抛光封闭部21(缓冲层)的正面。此外，缓冲层21由η型导电性的碳化硅制成，并且是具有例如0. 5 μ m的厚度的外延层。缓冲层21具有浓度为例如5X IO17CnT3的导电杂质。接着，在缓冲层21上形成击穿电压保持层22 (图16 步骤S120)。具体来讲，使用外延生长法来形成由η型导电性的碳化硅制成的层。击穿电压保持层22具有例如10 μ m 的厚度。此外，击穿电压保持层22包括浓度为例如5X IO15CnT3的η型导电性的杂质。如图18所示，执行注入步骤(图16 步骤S130)，以如下地形成ρ区123、η+区124 和ρ+区125。首先，将P型导电性的杂质选择性地注入到击穿电压保持层22的部分中，从而形成ρ区123。然后，将η型的导电杂质选择性地注入到预定区域中，以形成η+区124，并且将 P型的导电杂质选择性地注入到预定区域中，以形成P+区125。应该注意的是，使用由例如氧化物膜形成的掩模来执行这样的杂质的选择性注入。在这样的注入步骤之后，执行激活退火工艺。例如，在1700°C的加热温度下，在氩气氛中执行退火30分钟。如图19所示，执行栅绝缘膜形成步骤(图16 步骤S140)。具体来讲，氧化物膜 126被形成为覆盖击穿电压保持层22、p区123、n+区IM和p+区125。氧化物膜1 可以通过干法氧化(热氧化)来形成。用于干法氧化的条件例如如下加热温度为1200°C且加热时间为30分钟。之后，执行氮化步骤(图16 步骤S150)。具体来讲，在一氧化氮(NO)气氛中执行退火工艺。用于该工艺的条件例如如下加热温度为1100°c且加热时间为120分钟。结果，氮原子被引入到氧化物膜126与击穿电压保持层22、ρ区123、η+区IM和ρ+区125中的每个之间的界面附近中。应该注意的是，在使用一氧化氮的退火步骤之后，可以使用作为惰性气体的氩 (Ar)气来执行附加的退火工艺。用于该工艺的条件例如如下加热温度为1100°C且加热时间为60分钟。接着，执行电极形成步骤(图16 步骤S160)，以按照下面的方式来形成源电极 111和漏电极112。如图20所示，使用光刻法，在氧化物膜1 上形成具有图案的抗蚀剂膜。使用该抗蚀剂膜作为掩模，通过蚀刻来去除在氧化物膜126中的、n+区IM和ρ+区125上方的部分。以此方式，在氧化物膜126中形成开口。接着，在每个开口中，导电膜被形成为与η+区 IM和P+区125中的每个接触。然后，去除抗蚀剂膜，从而去除导电膜的位于抗蚀剂膜上的部分(剥离)。该导电膜可以是金属膜，例如，可以由镍(Ni)制成。作为剥离的结果，形成源电极111。应该注意的是，在这种情形下，优选执行用于合金的热处理。例如，在950°C的加热温度下，在作为惰性气体的氩(Ar)气体的气氛中执行热处理2分钟。参照图21，在源电极111上形成上部源电极127。此外，在氧化物膜1 上形成栅电极110。此外，在复合衬底81的背面上形成漏电极112。接着，在划片步骤(图16 步骤S170)中，按照虚线DC指示来执行划片。因此，通过切割而获得多个半导体器件100(图15)。应该注意的是，作为本实施例的变形例，可以使用复合衬底81V(图14)来代替复合衬底81 (图1和图幻。在此情况下，半导体器件100的缓冲层21可以由第一部分21a形成，并且击穿电压保持层22可以由第二部分21b形成。此外，可以采用这样的构造，其中导电性类型与本实施例中的导电性类型相反。 即，可以采用其中η型和ρ型相互替换的构造。此外，虽然例示的是垂直型DiMOSFETJfiH 用本发明的复合衬底可以制造另外的半导体器件。例如，可以制造RESURF-JFET(减小表面场-结型场效应晶体管)或肖特基二极管。本文中所公开的实施例在各个方面都仅是例示性而非限制性的。本发明的范围由权利要求书而非上述的实施例来限定，并且旨在将任何修改包括在与权利要求书的各项等同的范围和含意内。附图标记列表10 碳化硅衬底组；11 碳化硅衬底(第一碳化硅衬底)；12 碳化硅衬底(第二碳化硅衬底)；21、21V 封闭部(缓冲层)；21a 第一部分；21b 第二部分；22 击穿电压保持层；30 支撑部；40 填充部；41 抛光剂；42 抛光布；80 连接衬底；8U81V 复合衬底；90 腔室；100:半导体器件。
权利要求
1.一种用于制造复合衬底的方法，包括下列步骤准备连接衬底，所述连接衬底具有支撑部(30)以及第一和第二碳化硅衬底(11、12)， 所述第一碳化硅衬底具有连接到所述支撑部的第一背面(Bi)、与所述第一背面相反的第一正面(Fl)以及将所述第一背面和所述第一正面彼此连接的第一侧面(Si)，所述第二碳化硅衬底(1 具有与所述支撑部连接的第二背面(B2)、与所述第二背面相反的第二正面 (F2)以及将所述第二背面和所述第二正面彼此连接的第二侧面(S2)，并且在所述第一侧面和所述第二侧面之间形成有间隙(GP)； 形成用于填充所述间隙的填充部GO)；在形成所述填充部的步骤之后，对所述第一和第二正面进行抛光；在抛光的步骤之后，去除所述填充部；以及在去除的步骤之后，形成用于封闭所述间隙的封闭部。
2.根据权利要求1所述的用于制造复合衬底的方法，其中，通过在所述第一和第二碳化硅衬底上外延生长所述封闭部来进行形成所述封闭部的步骤。
3.根据权利要求1所述的用于制造复合衬底的方法，其中， 通过干法工艺来进行去除所述填充部的步骤。
4.根据权利要求1所述的用于制造复合衬底的方法，其中，使用金属、树脂和硅中的至少一种物质来进行形成所述填充部的步骤。
5.根据权利要求1所述的用于制造复合衬底的方法，其中，在腔室(90)中以连续的方式来进行去除所述填充部的步骤和形成所述封闭部的步
全文摘要
准备具有支撑部(30)以及第一和第二碳化硅衬底(11、12)的连接衬底。第一碳化硅衬底(11)具有连接到支撑部(30)的第一背面、与第一背面相反的第一正面以及将第一背面和第一正面彼此连接的第一侧面。第二碳化硅衬底(12)具有连接到支撑部(30)的第二背面、与第二背面相反的第二正面以及将第二背面和第二正面彼此连接的第二侧面，并且在第一侧面和第二侧面之间形成有间隙。去除用于填充间隙的填充部40。然后，对第一和第二正面进行抛光。然后，去除填充部40。然后，形成用于封闭间隙的封闭部。这样，在使用具有碳化硅衬底的复合衬底制造半导体器件的工艺中，能够抑制由碳化硅衬底之间的间隙引起的工艺变化。
文档编号H01L21/20GK102598211SQ201180004204
公开日2012年7月18日 申请日期2011年6月17日 优先权日2010年10月18日
发明者井上博挥, 伊藤里美, 佐佐木信, 冲田恭子, 原田真, 堀勉, 并川靖生 申请人:住友电气工业株式会社