薄膜晶体管以及薄膜晶体管的制造方法

专利名称：薄膜晶体管以及薄膜晶体管的制造方法
技术领域：
本发明涉及薄膜晶体管以及薄膜晶体管的制造方法，尤其涉及沟道保护型的薄膜晶体管及其制造方法。
背景技术：
近年来，作为与液晶显示器不同的下一代平板显示器之一的利用了有机材料的电致发光(EL :Electro luminescence)的有机EL显示器受到注目。在有机EL显示器等有源矩阵方式的显示装置中，使用被称为薄膜晶体管(TFT Thin Film Transistor)的薄膜半导体器件。特别是，有机EL显示器是与电压驱动型的液晶显示器不同的电流驱动型的显示设备，急待开发作为有源矩阵方式的显示装置的驱动电路而具有优异的导通截止特性的薄 膜晶体管。薄膜晶体管的结构是在基板上形成有栅电极、半导体层(沟道层)、源电极以及漏电极的结构，通常在沟道层使用硅薄膜。另外，对显示设备要求大画面化以及低成本化，作为能易于低成本化的薄膜晶体管，通常使用栅电极相对于沟道层形成在基板侧的底栅型薄膜晶体管。底栅型薄膜晶体管大致分为蚀刻沟道层的沟道蚀刻型的薄膜晶体管和保护沟道层免受蚀刻处理的沟道保护型(蚀刻阻止型)的薄膜晶体管这两类。与沟道保护型的薄膜晶体管相比，沟道蚀刻型的薄膜晶体管能够削减光刻工序数，具有能抑制制造成本的优点。另一方面，沟道保护型的薄膜晶体管能够防止因蚀刻处理对沟道层的损伤，能够抑制基板面内特性不均增大。另外，沟道保护型的薄膜晶体管能够使沟道层薄膜化，能够降低寄生电阻成分而提高导通特性，因此有利于高精细化。因此，沟道保护型的薄膜晶体管适于例如使用了有机EL元件的电流驱动型的有机EL显示装置中的驱动晶体管，就算与沟道蚀刻型的薄膜晶体管相比而制造成本会增加，也进行了在有机EL显示装置的像素电路采用沟道保护型的薄膜晶体管的尝试。例如专利文献I中公开了将微晶半导体膜作为沟道层的沟道保护型的TFT，记载了在沟道层上隔着缓冲层形成沟道保护层。在先技术文献专利文献I :日本特开2009-76894号公报

发明内容
发明要解决的问题然而，发现了 在沟道保护型的薄膜晶体管中，当通过涂覆有机材料来形成沟道保护层时，表示薄膜晶体管的特性的S值(subthreshold swing value :亚阈摆幅值、亚阈斜率值)会劣化。特别是，发现了 S值的上升区域的波动大。S值的上升区域与显示装置的低色阶区域即黑发光的区域对应，在与液晶显示器不同的有机EL显示器中，该黑发光的区域的特性就显得重要了。这样，具有通过涂覆有机材料来形成的沟道保护层的薄膜晶体管存在S值差的问题。本发明是为了解决上述问题而完成的发明，目的在于提供一种在将有机保护膜作为沟道保护层的沟道保护型的薄膜晶体管中具有优异的S值的薄膜晶体管以及薄膜晶体管的制造方法。用于解决问题的技术方案为了实现上述目的，本发明的薄膜晶体管的一种方式具备基板；栅电极，其形成于所述基板上；栅极绝缘膜，其形成于所述栅电极上；结晶硅半导体层，其形成于所述栅
极绝缘膜上；非晶硅半导体层，其形成于所述结晶硅半导体层上；有机保护膜，其形成于所述非晶硅半导体层上，由有机材料形成；以及源电极及漏电极，其夹着所述有机保护膜而形成于所述非晶硅半导体层上，包含于所述非晶硅半导体层的负载流子的电荷密度为3 X IO11CnT2 以上。发明的效果根据本发明，能够实现具有优异的晶体管特性、特别是具有优异的S值的薄膜晶体管。


图I是示意表示本发明实施方式的薄膜晶体管的结构的剖视图。图2是表示本实施方式的薄膜晶体管中的非晶硅半导体层以及结晶硅半导体层的界面电场与非晶硅半导体层的膜厚以及状态密度之间的关系的图。图3A是表示比较例的薄膜晶体管的结构以及作用的剖视图。图3B是表示比较例的薄膜晶体管的电流电压特性的图。图4A是表示本发明实施方式的薄膜晶体管的结构以及作用的剖视图。图4B是表示本发明实施方式的薄膜晶体管的电流电压特性的图。图5A是表示图3A所示的比较例的薄膜晶体管的电流电压特性的图。图5B是表示图I所示的本发明的薄膜晶体管(非晶硅半导体层的膜厚=IOnm)的电流电压特性的图。图5C是表示图I所示的本发明的薄膜晶体管(非晶硅半导体层的膜厚=20nm)的电流电压特性的图。图6是表示本发明实施方式的薄膜晶体管中的非晶硅半导体层5与S值的关系的图。图7是表示本实施方式的薄膜晶体管中的有机保护膜的膜厚与最小截止泄漏电流的关系的图。图8A是示意表示本发明实施方式的薄膜晶体管的制造方法中的基板准备工序的首1J视图。图SB是示意表示本发明实施方式的薄膜晶体管的制造方法中的栅电极形成工序的剖视图。
图SC是示意表示本发明实施方式的薄膜晶体管的制造方法中的栅极绝缘膜形成工序的剖视图。图8D是示意表示本发明实施方式的薄膜晶体管的制造方法中的结晶硅半导体层形成工序的剖视图。图SE是示意表示本发明实施方式的薄膜晶体管的制造方法中的非晶硅半导体层形成工序的剖视图。图8F是示意表示本发明实施方式的薄膜晶体管的制造方法中的有机保护膜形成工序的剖视图。图SG是示意表示本发明实施方式的薄膜晶体管的制造方法中的接触层形成工序以及源漏电极形成工序的剖视图。
图9是表示本发明实施方式的薄膜晶体管的制造方法中的成膜非晶硅半导体层5时的生长温度与自旋密度(spin density)的关系的图。标号的说明I基板；2栅电极；3栅极绝缘膜；4结晶硅半导体层；5非晶硅半导体层；6有机保护膜；7接触层；8S源电极；8D漏电极；10、10A薄膜晶体管。
具体实施例方式本发明的薄膜晶体管的一种方式具备基板；栅电极，其形成于所述基板上；栅极绝缘膜，其形成于所述栅电极上；结晶硅半导体层，其形成于所述栅极绝缘膜上；非晶硅半导体层，其形成于所述结晶硅半导体层上；有机保护膜，其形成于所述非晶硅半导体层上，由有机材料形成；以及源电极及漏电极，其夹着所述有机保护膜而形成于所述非晶硅半导体层上，包含于所述非晶硅半导体层的负载流子的电荷密度为3X IO11CnT2以上。由此，能够通过被非晶硅半导体层的陷阱能级(由结晶缺陷引起的陷阱和/或构造性的陷阱等)捕获的负载流子的固定电荷来抵消有机保护膜的正固定电荷而进行电场屏蔽，能够抑制导通时的背沟道的形成，能够提高S值。进一步，在本发明的薄膜晶体管的一种方式中，优选与所述源电极或所述漏电极重叠的区域中的所述有机保护膜的膜厚为300nm以上且I μ m以下。另外，在本发明的薄膜晶体管的一种方式中，优选与所述源电极或所述漏电极重叠的区域中的所述有机保护膜的膜厚为500nm以上且I μ m以下。由此，能够通过负载流子的电荷密度为3X10nCm_2以上的非晶硅半导体层，抵消在有机保护膜产生的正固定电荷。进一步，在本发明的薄膜晶体管的一种方式中，包含于所述有机保护膜的固定电荷和所述有机保护膜与所述非晶硅半导体层的界面处的电荷的总电荷的极性可以为正。进一步，在本发明的薄膜晶体管的一种方式中，优选所述非晶硅半导体层的膜厚为IOnm以上且60nm以下，在通过TVS测定方法测定的情况下，所述非晶硅半导体层的电荷密度为lX1017cm_3以上且7X1017cm_3以下。另外，在本发明的薄膜晶体管的一种方式中，优选所述非晶硅半导体层的膜厚为20nm以上且40nm以下，所述非晶硅半导体层的电荷密度为IX IO17Cm 3以上且5 X IO17Cm 3以下。由此，能够形成负载流子的电荷密度为3X IO11CnT2以上的非晶硅半导体层。
另外，本发明的薄膜晶体管的制造方法的一种方式，包括第I工序，准备基板；第2工序，在所述基板上形成栅电极；第3工序，在所述栅电极上形成栅极绝缘膜；第4工序，在所述栅极绝缘膜上形成结晶硅半导体层;第5工序，在所述结晶硅半导体层上形成非晶硅半导体层；第6工序，在所述非晶硅半导体层上涂覆有机材料形成有机保护膜；以及第7工序，在所述非晶硅半导体层上夹着所述有机保护膜形成源电极及漏电极，包含于所述非晶硅半导体层的负载流子的电荷密度为3X IO11CnT2以上。由此，能够制造能通过非晶硅半导体层的负载流子抵消有机保护膜的正固定电荷而提高S值的薄膜晶体管。进一步，在本发明的薄膜晶体管的制造方法的一种方式中，优选在所述第5工序中，所述非晶硅半导体层在使等离子体密度为O. Iff/cm2 lW/cm2的成膜条件下由原料气体和惰性气体来形成，所述原料气体包含硅烷气体、乙硅烷气体以及丙硅烷气体中的任一种，所述惰性气体包含氩、氢以及氦中的任一种。进一步，在本发明的薄膜晶体管的制造方法的
一种方式中，优选在所述第5工序中，所述非晶硅半导体层在使生长温度为300°C 400°C的成膜条件下来形成。由此，能够成膜具有所期望的陷阱密度的非晶硅半导体层，能够形成负载流子的电荷密度为3 X IO11CnT2以上的非晶硅半导体层。(实施方式)以下，参照附图对本发明实施方式的薄膜晶体管及其制造方法进行说明。首先，使用图I对本发明实施方式的薄膜晶体管10的结构进行说明。图I是示意表示本发明实施方式的薄膜晶体管的结构的剖视图。如图I所示，本发明实施方式的薄膜晶体管10是沟道保护型且底栅型的薄膜晶体管，具备基板I ;栅电极2，其形成于基板I上；栅极绝缘膜3，其形成于栅电极2上；结晶硅半导体层4，其形成于栅极绝缘膜3上；非晶硅半导体层5，其形成于结晶硅半导体层4上；有机保护膜6，其形成于非晶硅半导体层5上，由有机材料形成；源电极8S及漏电极8D，其夹着有机保护膜6而形成于非晶硅半导体层5上。本实施方式的薄膜晶体管10在结晶硅半导体层4的上方还具备在非晶硅半导体层5与源电极8S或漏电极8D之间形成的一对接触层7。以下，对本实施方式的薄膜晶体管10的各构成单元进行详细描述。基板I是例如由石英玻璃、无碱玻璃以及高耐热性玻璃等玻璃材料形成的玻璃基板。为了防止包含于玻璃基板中的钠、磷等杂质侵入结晶硅半导体层4，可以在基板I上形成由氮化娃膜(SiNx)、氧化娃(SiOy)或氮氧化娃膜(SiOyNx)等形成的底涂层。另外,在激光退火等高温热处理工艺中，底涂层有时也起到缓和热对基板I的影响的作用。底涂层的膜厚例如为IOOnm 2000nm左右。栅电极2由导电性材料或其合金等的单层构造或者多层构造形成，例如使用钥(Mo)、铝(Al)、铜(Cu)、钨(W)、钛(Ti)、铬(Cr)或钥钨(MoW)等在基板I上以预定形状进行图案形成。栅电极2的膜厚例如为20 500nm左右。栅极绝缘膜3例如由氧化硅(5丨07)、氮化硅(5丨版)、氮氧化硅膜(5丨07版)、氧化铝(ΑΙΟζ)、氧化钽(TaOw)或其层叠膜等形成，栅极绝缘膜3形成于基板I和栅电极2之上以覆盖形成有栅电极2的基板I。
在本实施方式中，使用结晶硅半导体层4来作为沟道层，因此优选使用氧化硅来作为栅极绝缘膜3。这是因为为了维持TFT的良好的阈值电压特性，优选使结晶硅半导体层4与栅极绝缘膜3的界面状态为良好的状态，氧化硅对此是合适的。栅极绝缘膜3的膜厚例如为50nm 300nm。结晶硅半导体层4是具有通过栅电极2的电压控制载流子的移动的沟道区域的沟道层。在本实施方式中，结晶硅半导体层4可以通过使非晶硅(无定形硅)结晶化来形成。结晶硅半导体层4可以通过由微晶硅和/或多晶硅形成的结晶硅来构成，也可以为无定形硅和结晶硅的混晶构造。在该情况下，为了获得优异的导通特性，优选至少结晶硅半导体层4的沟道区域由结晶硅的比例大的膜来构成。结晶硅半导体层4中的结晶硅的结晶粒径例如为5nm IOOOnm左右。结晶娃半导体层4的膜厚例如为IOnm 90nm左右。非晶硅半导体层5是对有机保护膜6所含有的正固定电荷进行抑制的电荷抑制层。本实施方式中的非晶娃半导体层5由无定形娃膜构成,包含电荷密度为3X 10ncm_2以 上的负载流子。非晶娃半导体层5的膜厚可以为IOnm 60nm。有机保护膜6是保护沟道层的沟道保护膜，其形成于非晶硅半导体层5上。在本实施方式中，在形成一对接触层7时的蚀刻处理中，有机保护膜6作为用于防止沟道层受到蚀刻的沟道蚀刻阻止(CES)层来发挥功能。S卩，通过对接触层7进行图案化时的蚀刻，有机保护膜6的上部被蚀刻(未图示)。在此，与源电极8S或漏电极8D重叠的区域中的有机保护膜6的膜厚(在沟道蚀刻中不被蚀刻的部分)例如为300nm I μ m。进一步，该膜厚优选为500nm以上且I μ m以下。只要是具有该范围的膜厚的有机保护膜6，就能够通过负载流子的电荷密度为3 X IO11CnT2以上的非晶硅半导体层5来抵消在有机保护膜6产生的正固定电荷。另外，有机保护膜6由有机材料构成，在本实施方式中，有机保护膜6通过涂覆聚硅氧烷来形成。聚硅氧烷是作为主链而具有二氧化硅(silica)键、且在作为主链的二氧化硅键结合了甲基等具有碳的有机成分的物质。有机保护膜6可以通过旋涂法等涂覆有机材料来形成。另外，除旋涂法等涂敷法以外，也可以通过液滴排出法、或丝网印刷、平版印刷等能够形成预定图案的印刷法等来形成。一对接触层7由包含高浓度的杂质的非晶半导体层或包含高浓度的杂质的多晶半导体层形成，其形成于非晶硅半导体层5上。另外，一对接触层7在有机保护膜6上隔着预定的间隔而对向配置。在本实施方式中，一对接触层7例如可以为在无定形硅中作为杂质而掺杂了磷(P)的η型半导体层，也可以为包含IX 1019[atm/cm3]以上的高浓度杂质的η+层。各接触层7的膜厚例如可以为5nm lOOnm。一对源电极8S及漏电极8D在一对接触层7上形成为与该一对接触层7在同一平面，隔开预定的间隔而对向配置。在本实施方式中，源电极8S及漏电极8D可以分别为由导电性材料或合金等形成的单层构造或者多层构造，例如可以由铝(Al)、钥(Mo)、钨(W)、铜(Cu)、钛(Ti )或铬(Cr )等材料构成。源电极8S及漏电极8D也可以为例如MoW/Al/MoW的三层构造，源电极8S及漏电极8D的膜厚例如可以为IOOnm 500nm左右。在如上所述构成的本实施方式的薄膜晶体管10中，如上所述，非晶硅半导体层5构成为包含电荷密度为3X IO11CnT2以上的负载流子。使用图2对该非晶硅半导体层5的负载流子的电荷密度进行说明。图2是表示本实施方式的薄膜晶体管中的非晶硅半导体层和结晶硅半导体层的界面电场与非晶硅半导体层的膜厚以及状态密度(DOS =Density OfState)之间的关系的图。图2的纵轴的缺陷 能级密度(陷阱(trap)密度)表示状态密度(D0S)，该缺陷能级密度随着非晶硅半导体层5的膜质的变化而变化。状态密度(DOS)可以通过日本特开平8-247979号公报所公开的被称为TVS (Transient Voltage Spectroscopy)法的缺陷能级的测定方法来算出。TVS法是如下的测定方法检测包含金属、绝缘膜、半导体的层叠体的电容元件的端子间电压的保持率的时间变化，根据该检测信号来算出半导体的禁带中的状态密度。通过使用该TVS法，能够求出被存在于半导体的禁带中的陷阱能级捕获的载流子来假定作为固定电荷密度。在本实施方式的薄膜晶体管10中，非晶硅半导体层5的状态密度通过上述的TVS法来测定。具体而言，可以改变时间而对栅电极2和源电极8S施加预定的电压，求出栅电极2和源电极8S的电压的时间变化，基于该时间变化来算出状态密度。实际上，当使用TVS法测定本实施方式中成膜的20nm的非晶硅半导体层5的状态密度(DOS)时，该状态密度为4. 68 X IO1W30此时的非晶硅半导体层5在如下条件下成膜使用SiH4和H2来作为原料气体，使生长温度为320°C，使压力为2Torr，使等离子体密度为0. 137ff/cm2,使SiH4和H2的气体流量分别为IOsccm和60sccm。在此，当包含于有机保护膜6的正固定电荷密度为5X IO11CnT2以上时，则由于背沟道而产生寄生电流，所以如图2的虚线所示，能够通过使包含于非晶硅半导体层5的负载流子的电荷密度为3X IO11CnT2以上，抵消上述正电荷。S卩，通过相对于有机保护膜6中所存在的正固定电荷，形成具有电荷密度为3 X IO11CnT2以上的负载流子的非晶硅半导体层5，能够使该非晶硅半导体层5作为电荷抑制层发挥作用，能够抑制背沟道的形成。由此，能够使作为薄膜晶体管的特性之一的S值提闻。如图2所示，非晶硅半导体层5的电荷密度由非晶硅半导体层5的膜厚和电荷的状态密度(DOS)之积来确定。例如，在膜厚为20nm、状态密度为2. 00X IO17CnT3的膜质的非晶硅半导体层5的情况下，该非晶硅半导体层5中的负载流子的电荷密度为(20nm) X(2. OOXlO1W3) =4. 0X10ncnT2。虽然这样非晶硅半导体层的电荷密度由膜厚和电荷的状态密度之积来确定，但当非晶硅半导体层的膜厚过厚时，则导通特性会变差，另一方面，当状态密度过大时，则会成为产生泄漏电流的原因。因此，如图2所示，优选将非晶硅半导体层的膜厚以及状态密度设定在所期望的范围内。例如，在使非晶娃半导体层5的膜厚为IOnm以上且60nm以下的情况下，通过TVS测定方法测定时的非晶硅半导体层5的状态密度(DOS)优选为IXlO17cnT3以上且7X IO17CnT3以下。由此，能够使包含于非晶硅半导体层5的负载流子的电荷密度为3X IO11CnT2以上，能够抵消膜厚为300nm I μ m的有机保护膜6中所含的正固定电荷。进而，在使非晶娃半导体层5的膜厚为20nm以上且40nm以下的情况下，通过TVS测定方法测定时的非晶硅半导体层5的状态密度(DOS)优选为IXlO17cnT3以上且5X IO17Cm 3 以下。接着，使用图3A、图3B、图4A以及图4B，进一步对本实施方式的薄膜晶体管的作用进行详细说明。图3A是表示比较例的薄膜晶体管的结构以及作用的剖视图。图3B是表示该比较例的薄膜晶体管的电流电压特性的图。另外，图4A是表示本发明实施方式的薄膜晶体管的结构以及作用的剖视图。图4B是表示本发明实施方式的薄膜晶体管的电流电压特性的图。在图3A中，对与图I所示的构成要素相同的构成单元标记相同的标号。如图3A所示，比较例的薄膜晶体管IOA不形成非晶硅半导体层5，这一点与本实施方式的薄膜晶体管10不同。当对比较例的薄膜晶体管IOA测定电流电压特性时，如上所述，可知S值劣化，特别是在S值的上升区域会产生波动。本申请发明人对该S值劣化的原因进行了认真的解析和研究，结果得到如下见解在作为沟道保护层而使用了有机材料的情况下，因为在沟道保护层包含大量的正固定电荷，因此在由于该固定电荷而使导通电流流动时的沟道层会形成背沟道，这就是S值劣化的原因。正沟道(front channel)是从源电极向漏电极经由沟道层内的与栅电极的界面附近的导通电流(漏极电流)的路径。另一方面，背沟道是从源电极向漏电极经由沟道层内的·与沟道保护层的界面附近的寄生电流的路径。在比较例的薄膜晶体管IOA中，在有机保护膜6(或有机保护膜6与结晶硅半导体层4的界面)包含正固定电荷，由于该正固定电荷，在导通时，在结晶娃半导体层4内的有机保护膜6侧的界面附近形成背沟道。因此，在导通时，尽管原本仅是在结晶硅半导体层4内的栅电极2侧的界面附近形成的正沟道是所需的路径，但由于背沟道的形成，如图3B所示，薄膜晶体管IOA的电流电压特性成为正沟道的特性(图3B中作为漏极电流示出的曲线)和背沟道的特性(图3B中作为寄生电流示出的曲线)重叠的特性。虽然在从截止向导通的上升过程中，当一旦上升完时，即使在正沟道的特性重叠了背沟道的特性，也会向相同的特性收敛，但是在从截止向导通的上升区域中，各个特性会以失配的形态而重叠表现出来。这被认为在S值的上升区域所产生的波动。本申请发明人进一步对有机保护膜6中的固定电荷进行研究，得到了以下的见解。认为虽然在有机保护膜6的界面滞留正电荷，但在有机保护膜6的基体(bulk)部分(内部)带有负固定电荷。因此，认为当有机保护膜6的膜厚增加时，则负固定电荷就会增加，具有抑制存在于有机保护膜6的界面的正电荷的作用。但是，发现了 当使有机保护膜6的膜厚为一定膜厚以上时，抑制有机保护膜6的界面处的正电荷的作用不再与膜厚的增加相应地增加。这是因为认为在有机保护膜6的基体部分的负固定电荷存在于与有机保护膜6的界面接近的区域的情况下，能够期待抑制对该界面的影响大的正电荷的作用，但当有机保护膜6的膜厚变厚而有机保护膜6的基体部分的负固定电荷远离界面时，则抑制正电荷的作用与距离的平方成反比例而变小。因此，即使增厚有机保护膜6的膜厚，但当其膜厚成为一定以上时，抑制有机保护膜6的界面处的正电荷的作用也会消失，其结果，有机保护膜6整体的固定电荷会作为正的而剩余。这样，包含于有机保护膜6的固定电荷以及有机保护膜6与非晶硅半导体层5的界面处的总电荷的极性为正。在此，当比较作为沟道保护膜而使用了由无机材料形成的无机保护膜的薄膜晶体管、和作为沟道保护膜而使用了由有机材料形成的有机保护膜的薄膜晶体管时，发现了 在使用了有机保护膜的情况下，阈值电压偏向负侧。由此可知，相对于使用了无机保护膜的情况，在使用了有机保护膜的情况下，正电荷多。因此，即使假设存在有在无机保护膜的沟道保护膜与结晶硅半导体层之间形成了本征(intrinsic)非晶娃半导体层的构造的薄膜晶体管,本征非晶娃半导体层也无法抑制由于使用了有机保护膜而增加的正电荷的影响。另外，即使不是本征非晶硅半导体层，通常的非晶硅半导体层也多是不拘泥于膜质，在该情况下也无法抑制由于使用了有机保护膜而增加的正电荷的影响。这是因为通常，非晶硅半导体层是以抑制截止电流为目的而导入的层，因此只要是本征非晶硅半导体层就能够得到足够的抑制截止电流的效果。这样，本征非晶硅半导体层不能作为电荷抑制层发挥功能。因此，在只是将非晶硅半导体层应用于将有机保护膜作为沟道层的薄膜晶体管，并不能抑制由有机保护膜导致的
形成背沟道。于是，本发明基于上述的见解得到了如下的构思如图4A所示，如本实施方式的薄膜晶体管10，在有机保护膜6与结晶硅半导体层4之间，作为电荷抑制层而导入包含预定电荷量的负载流子的非晶硅半导体层5。即，在本发明中，通过有意地使用如包含负载流子的状态密度的非晶硅半导体层、即增多了陷阱的缺陷密度高的非晶硅半导体层，以缓和因有机保护膜6产生的正电荷的影响。并且，本实施方式中，判明了 通过构成非晶硅半导体层5以使其包含电荷密度为3 X IO11Cm-2以上的负载流子，能够由该非晶硅半导体层5的负载流子抵消有机保护膜6的正电荷来进行电场屏蔽。通过这样来构成，如图4A所示，能够抑制导通时形成背沟道，如图4B所示，能够抑制由背沟道导致的寄生电流。其结果，薄膜晶体管10的电流电压特性通过正沟道的特性(图4B中作为漏极电流表示的曲线)得到实现，能够抑制在S值的上升区域产生的波动，能够提高S值。进而，在本实施方式的薄膜晶体管10中，能够抑制背沟道的形成，因此也能够抑制阈值电压的变动。如上所述，在本实施方式的薄膜晶体管10中，能够提高S值，并且能够抑制阈值电压的变动，因此在使用本实施方式的薄膜晶体管10来作为有机EL显示器的驱动晶体管的情况下，能够提高黑发光区域的精度。在此，实际制作薄膜晶体管对电流电压特性进行了测定，因此使用图5A、图5B以及图5C对该测定结果进行说明。图5A是表示图3A所示的比较例的薄膜晶体管的电流电压特性的图。图5B和图5C是表示图I所示的本发明的薄膜晶体管的电流电压特性的图。图5B是非晶硅半导体层5的膜厚为IOnm的情况下的图，图5C是非晶硅半导体层5的膜厚为20nm的情况下的图。在呈现图5A的特性的比较例的薄膜晶体管中，如上所述，不形成非晶硅半导体层。另外，在呈现图5B和图5C的特性的本发明的薄膜晶体管中，形成有膜质固定而仅改变了膜厚的非晶硅半导体层5，非晶硅半导体层5的DOS都是4. OX 10nCm_2，有机保护膜6的
膜厚都是500nm。如图5A 图5C所示，可知与比较例的薄膜晶体管IOA相比，本发明的薄膜晶体管10的S值的上升区域中的波动得到抑制，S值提高。另外，如图5B和图5C所示，可知通过增大非晶硅半导体层5的膜厚，S值得到进一步提高。接着，使用图6对该非晶硅半导体层5的膜厚与S值的关系进行说明。图6是表示本发明实施方式的薄膜晶体管中的非晶硅半导体层5与S值的关系的图。图6是使非晶硅半导体层5的膜质相同(状态密度一定)、仅改变了膜厚而测得的图。如图6所示，可知通过增大非晶硅半导体层5的膜厚，S值提高，电场屏蔽效果提高。另外，如图6所示，可知非晶硅半导体层5的膜厚为20nm以上时，S值成为一定值，电场屏蔽效果饱和。当使非晶硅半导体层5的膜厚大于40nm时，则膜厚过厚，导通特性会变差。因此，非晶娃半导体层5的膜厚优选为20nm 40nm。
接着，使用图7对本实施方式的薄膜晶体管中的与有机保护膜6的膜厚的变化相对应的最小截止泄漏电流的变化进行说明。图7是表示本实施方式的薄膜晶体管中的有机保护膜的膜厚与最小截止泄漏电流的关系的图。图7中，非晶硅半导体层5的DOS为
4.OX 10ncnT2，膜厚为 20nm。在薄膜晶体管的器件可靠性方面，最小截止泄漏电流需要为O. InA(LOXlO-11A),因此如图7所示，有机保护膜6的膜厚优选为500nm以上。在有机保护膜6的膜厚小于500nm的情况下，由于蚀刻处理对沟道层的损伤，截止时的泄漏电流会增大。因此，通过使有机保护膜6的膜厚为500nm以上，能够按所期望的那样抑制截止时的泄漏电流的产生，能够实现具有高可靠性的薄膜晶体管。(薄膜晶体管的制造方法)以下，使用图8A 图SG对本发明实施方式的薄膜晶体管10的制造方法进行说明。图8A 图SG是示意表示本发明实施方式的薄膜晶体管的制造方法中的各工序的构成的剖视图。首先，如图8A所示，准备基板I。作为基板1，例如可以使用玻璃基板。然后，在形成栅电极2之前，可以通过等离子体CVD等在基板I上形成由氧化硅膜或氮化硅膜等绝缘膜形成的底涂层。接着，如图8B所示，在基板I的上方图案形成预定形状的栅电极2。例如，在基板I上方的整个面，通过溅射成膜由钥钨(MoW)等形成的栅极金属膜，通过实施光刻以及湿式蚀刻，使栅极金属膜图案化来形成预定形状的栅电极2。接着，如图8C所示，在基板I的上方形成栅极绝缘膜3。例如，在基板I上方的整个面，通过等离子体CVD等成膜由氧化硅等绝缘膜形成的栅极绝缘膜3以覆盖栅电极2。接着，如图8D所示，在栅极绝缘膜3上形成结晶硅半导体层4。在该情况下，首先，在栅极绝缘膜3上，例如通过等离子体CVD等成膜由无定形硅膜(a-Si )形成的非晶硅薄膜。对于无定形娃膜，例如可以按预定的浓度比导入娃烧气体(SiH4)和氢气(H2)、并在预定的成膜条件下来成膜。然后，在进行了脱氢退火处理之后，通过在预定的温度下对非晶硅薄膜进行退火来使非晶硅薄膜结晶化。由此，能够在栅极绝缘膜3上形成结晶硅半导体层4。在本实施方式中，非晶硅薄膜的结晶化是通过照射激光的激光退火来进行的。激光退火可以利用使用了准分子激光的激光退火(ELA)、使用了脉冲激光的激光退火、或使用了连续振荡型的激光(CW激光)的激光退火。另外，除激光退火以外，也可以通过急速热退火(RTA)来进行结晶化，或者也可以通过由CVD实现的直接生长来形成结晶硅半导体层4。接着，如图SE所示，在结晶硅半导体层4上形成非晶硅半导体层5。例如，作为非晶硅半导体层5，可以成膜无定形硅膜。无定形硅膜可以使用预定的原料气体而通过等离子体CVD等在预定的成膜条件下来成膜。例如，可以按预定的浓度比导入硅烷气体和氢气来进行成膜。在本实施方式中，非晶硅半导体层5优选在使等离子体密度为O. I 1.0[W/cm2]、使生长温度为300 400°C的成膜条件下进行成膜。另外，作为非晶硅半导体层5的原料气体，可以使用包含硅烷气体(SiH4)、乙硅烷气体(Si2H6)以及丙硅烷气体(Si3H8)中的任一者的气体，另外，作为与原料气体一起导入的惰性气体，除氢气(H2)以外，可以使用氩气(Ar)或氦气(He)。接着，如图8F所示，在非晶硅半导体层5上形成有机保护膜6。例如，可以通过预定的涂敷方法在非晶硅半导体层5上涂覆预定的有机材料并进行烧成，由此来形成有机保护膜6。在本实施方式中，首先，在非晶硅半导体层5上通过旋涂来涂敷聚硅氧烷，在非晶 硅半导体层5上的整个面形成有机保护膜6。然后，在进行预烘培来暂时烧成有机保护膜6之后，使用光掩模进行曝光以及显影来形成预定形状的有机保护膜6。然后，进行后烘焙来正式烧成有机保护膜6。由此，能够形成成为沟道保护层的有机保护膜6。接着，如图SG所示，在非晶硅半导体层5上夹着有机保护膜6而形成一对接触层7和源电极8S及漏电极8D。在该情况下，首先，作为用于在非晶硅半导体层5上形成接触层7以覆盖有机保护膜6的接触层用膜，例如通过等离子体CVD成膜掺杂了磷等5价元素的杂质的无定形硅膜。然后，在接触层用膜上，通过溅射成膜成为源电极8S及漏电极8D的源漏金属膜。然后，为了形成预定形状的源电极8S及漏电极8D，在源漏金属膜上图案形成预定形状的抗蚀剂，通过将该抗蚀剂作为掩模来实施湿式蚀刻，使源漏金属膜图案化。由此，如图8G所示，形成预定形状的源电极8S及漏电极8D。此时，接触层用膜作为蚀刻阻止层发挥功能。然后，除去源电极8S及漏电极8D上的抗蚀剂，将源电极8S及漏电极8D作为掩模来实施干式蚀刻等蚀刻，由此使接触层用膜图案化，并且与此同时，使非晶硅半导体层5和结晶硅半导体层4图案化成岛状。由此，如图SG所示，能够形成预定形状的一对接触层7，并且形成图案化成岛状的非晶硅半导体层5和结晶硅半导体层4。这样，能够制造本发明实施方式的薄膜晶体管10。在本实施方式中，按照使生长温度为320°C、使压力为2Torr、使RF功率为50W (使功率密度为O. 137W/cm2)、使硅烷和氢的气体流量分别为IOsccm和50SCCm的成膜条件，成膜了膜厚为20nm、D0S为4. OX 10ηαιΓ2的非晶娃半导体层5。在本实施方式中，成膜非晶硅半导体层5时的生长温度优选为300 400°C。使用图9对这一点进行说明。图9是表示本发明实施方式的薄膜晶体管的制造方法中的成膜非晶硅半导体层5时的生长温度与自旋密度的关系的图。在图9中，纵轴表示通过电子自旋共振(ESR :Electron Spin Resonance)法求出的自旋密度。自旋密度与缺陷密度(danglingbond:悬空键)即状态密度具有相关关系。另外，图9中示出了通过SiH4和H2成膜的情况、通过SiH4成膜的情况以及通过SiH4和Ar成膜的情况。从图9可知，能够成膜自旋密度为I. OX IO17CnT3 4X IO17CnT3的膜质的非晶硅半导体层5。另外，从图9可知，成膜非晶硅半导体层5时的生长温度可为大约300°C 400°C。
另外，当在使生长温度为350°C、使等离子体密度为0.01 0.06[W/cm2]的成膜条件下成膜无定形娃膜时(未脱氢)，自旋密度为4X IO16 6X IO16CnT3左右。另外，当在500°C下进行20分钟的脱氢来同样地成膜时，自旋密度为3X1018 5X1018cm_3。S卩，在本实施方式中，如上所述成膜了自旋密度为I. OXlO17 4X IO17CnT3的膜质的非晶硅半导体层5，使用了与一般的膜质(状态密度)不同水平的非晶硅半导体层5。以上，基于实施方式对本发明的薄膜晶体管以及薄膜晶体管的制造方法进行了说明，但本发明不限于上述的实施方式。例如，本实施方式的薄膜晶体管可以用于有机EL显示装置或液晶显示装置等显示装置。另外，关于该显示装置，可以作为平板显示器来加以利用，也可以适用于电视机、个人电脑或便携电话等电子设备。另外，对各实施方式实施本领域技术人员能够想到的各种变形而得到方式、通过在不脱离发明的技术思想的范围内任意组合各实施方式中的构成单元和功能来实现的方式也包含在本发明中。 产业上的可利用性本发明的薄膜晶体管能够广泛利用于电视机、个人电脑、便携电话等的显示装置或其他具有薄膜晶体管的各种电气设备等。
权利要求
1.一种薄膜晶体管，具备 基板； 栅电极，其形成于所述基板上； 栅极绝缘膜，其形成于所述栅电极上； 结晶硅半导体层，其形成于所述栅极绝缘膜上； 非晶硅半导体层，其形成于所述结晶硅半导体层上； 有机保护膜，其形成于所述非晶硅半导体层上，由有机材料形成；以及 源电极及漏电极，其夹着所述有机保护膜而形成于所述非晶硅半导体层上， 包含于所述非晶硅半导体层的负载流子的电荷密度为3X IO11CnT2以上。
2.根据权利要求I所述的薄膜晶体管， 与所述源电极或所述漏电极重叠的区域中的所述有机保护膜的膜厚为300nm以上且Iym以下。
3.根据权利要求I所述的薄膜晶体管， 与所述源电极或所述漏电极重叠的区域中的所述有机保护膜的膜厚为500nm以上且Iym以下。
4.根据权利要求I 3中任一项所述的薄膜晶体管， 包含于所述有机保护膜的固定电荷和所述有机保护膜与所述非晶硅半导体层的界面处的电荷的总电荷的极性为正。
5.根据权利要求I 4中任一项所述的薄膜晶体管， 所述非晶硅半导体层的膜厚为IOnm以上且60nm以下， 在通过TVS测定方法测定的情况下，所述非晶硅半导体层的电荷密度为IXlO17cnT3以上且7 X IO17CnT3以下。
6.根据权利要求5所述的薄膜晶体管， 所述非晶硅半导体层的膜厚为20nm以上且40nm以下， 所述非晶硅半导体层的电荷密度为IXlO17cnT3以上且5X1017cm_3以下。
7.一种薄膜晶体管的制造方法，包括 第I工序，准备基板； 第2工序，在所述基板上形成栅电极； 第3工序，在所述栅电极上形成栅极绝缘膜； 第4工序，在所述栅极绝缘膜上形成结晶硅半导体层； 第5工序，在所述结晶硅半导体层上形成非晶硅半导体层； 第6工序，在所述非晶硅半导体层上涂覆有机材料形成有机保护膜；以及 第7工序，在所述非晶硅半导体层上夹着所述有机保护膜而形成源电极及漏电极， 包含于所述非晶硅半导体层的负载流子的电荷密度为3X IO11CnT2以上。
8.根据权利要求7所述的薄膜晶体管的制造方法， 在所述第5工序中， 所述非晶硅半导体层在使等离子体密度为O. Iff/cm2 lW/cm2的成膜条件下由原料气体和惰性气体来形成，所述原料气体包含硅烷气体、乙硅烷气体以及丙硅烷气体中的任一种，所述惰性气体包含氩、氢以及氦中的任一种。
9.根据权利要求7或8所述的薄膜晶体管的制造方法，在所述第5工序中，所述非晶硅半导体层在生长温度为300°C 400°C的成膜条件下形成。
全文摘要
本发明的薄膜晶体管(10)具备基板(1)；栅电极(2)，其形成于基板上；栅极绝缘膜(3)，其形成于栅电极上；结晶硅半导体层(4)，其形成于栅极绝缘膜上；非晶硅半导体层(5)，其形成于结晶硅半导体层上；有机保护膜(6)，其形成于非晶硅半导体层上，由有机材料形成；源电极(8S)及漏电极(8D)，其夹着有机保护膜而形成于非晶硅半导体层上，包含于非晶硅半导体层(5)的负载流子的电荷密度为3×1011cm-2以上。
文档编号H01L21/336GK102959712SQ20118001580
公开日2013年3月6日 申请日期2011年6月17日 优先权日2011年6月17日
发明者岸田悠治, 川岛孝启, 钟之江有宣, 河内玄士朗 申请人:松下电器产业株式会社, 松下液晶显示器株式会社