发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法

专利名称：发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
技术领域：
本申请涉及一种发射辐射的半导体芯片。本专利申请要求德国专利申请10 2010 032 497. 3的优先权，其公开内容通过回
引结合于此。
背景技术：
在用于发射辐射的半导体芯片、例如发光二极管的半导体层的外延沉积时，常常为了提高结晶质量在沉积对于光电子特性决定性的器件层之前沉积缓冲层和/或有利于外延生长的生长层。这些层可能由于其比较小的电导率而使器件层的电接触变得困难。

发明内容
任务是说明一种可简化地电接触以及能够可靠地制造的发射辐射的半导体芯片。此外将说明一种用于制造这样的发射辐射的半导体芯片的方法。这些任务通过独立权利要求的主题来解决。另外的构型和适宜性是从属权利要求的主题。根据一个实施方式，发射辐射的半导体芯片具有载体和布置在载体上的具有半导体层序列的半导体本体。半导体层序列包括被设置用于产生辐射的活性区域、η导通区域和布置在η导通区域的背向活性区域的一侧上的覆盖层。在覆盖层上布置用于在外部电接触η导通区域的接触结构并且覆盖层具有至少一个空隙，接触结构通过所述空隙延伸至η导通区域。η导通区域的电接触因此穿过空隙进行。因此，电接触可以与覆盖层的电导率无关地进行。覆盖层因此可以在其他物理特性方面被最优化。尤其是，覆盖层可以在制造发射辐射的半导体芯片时构造为生长层和/或缓冲层。在发射辐射的半导体芯片运行时施加外部电压的情况下，可以借助于空隙来避免在覆盖层上出现不希望地高的电压降并且由此损害其工作能力。辐射产生的效率因此可以得到提高。此外可以放弃对覆盖层大面积地去除。由此在制造半导体芯片时减小了断裂风险并且此外提高了半导体芯片的机械稳定性。换句话说，借助于穿过覆盖层中的空隙接触η导通区域可以在保持覆盖层的光学、电和/或机械特性的情况下实现有效的电接触。覆盖层的背向活性区域的面优选构成半导体本体的第一主面，其中半导体本体在竖直方向上、也就是在垂直于半导体本体的半导体层的主延伸平面走向的方向上由第一主面限制。接触结构因此在外延半导体本体以外布置在半导体本体上并且在半导体芯片运行时用于将载流子注入到半导体本体的活性区域中。至少在朝向η导通区域的一侧上，覆盖层优选与η导通区域晶格匹配(gitteranpassen)o也就是在制造时,覆盖层可以满足用于提高活性区域的结晶质量的生长层和/或缓冲层的功能。在制造半导体本体时，覆盖层的沉积因此可以在η导通区域的沉积之前进行。在一个优选构型中，覆盖层是未掺杂的并且具有最高l*1017cm3的掺杂浓度。借助于这样的覆盖层，在制造半导体本体时可简化地实现高的结晶质量。由于覆盖层中的空隙，尽管具有这种低掺杂浓度的覆盖层的比较高的电阻，也没有显著的运行电压分量在覆盖层处降落。在一个优选构型中，载体布置在活性区域的背向η导通区域的一侧上并且此外优选材料配合地与半导体本体连接。在材料配合的连接的情况下，优选预制的连接方借助于原子和/或分子力被保持在一起。材料配合的连接例如可以借助于连接层来实现，所述连接层例如可以包含粘合剂或者焊剂。连接的断开一般随着连接层和/或至少一个连接方的破坏而产生。 载体优选地与生长衬底不同。载体因此不必满足对生长衬底的高结晶要求，而是可以在其他特性——例如机械稳定性、热导率或者大面积的和成本有利的可用性——方面被选择。其中生长衬底被完整地或者至少局部地被去除或者至少变薄的半导体芯片也称为薄膜半导体芯片。薄膜半导体芯片、诸如薄膜发光二极管芯片此外可以在本申请的范围中特点在于以下特征性特征中的至少一个
-在包括具有活性区域的半导体层序列、尤其是外延层序列的半导体本体的朝向载体元件、例如载体的第一主面处施加镜层，或者所述镜层诸如作为布拉格镜以集成在半导体层序列中的方式被构造，所述镜层将在半导体层序列中产生的辐射的至少一部分反射回到该半导体层序列中；
-半导体层序列具有20 μ m或者更少范围中的、尤其是10 μ m范围中的厚度；和/或-半导体层序列包含至少一个具有至少一个面的半导体层，所述面具有混合结构，该混合结构在理想情况下导致半导体层序列中的光的近似遍历的分布，即该混合结构具有尽可能遍历地随机的散射特性。薄膜发光二极管芯片的基本原理例如在1. Schnitzer等人的Appl. Phys.Lett. 63 (16)，1993年10月18日，2174-2176中描述，其公开内容就此而言特此通过回引结合到本申请中。在另一优选的构型中，至少一个空隙的侧面配备有涂层。 所述涂层例如可以包含介电材料，诸如氧化物、氮化物或者氮氧化物。介电材料的折射率优选相对于半导体本体的邻接材料较小。折射率之间的差异越大，在朝向空隙的方向辐射时在介电材料处全反射并且接下来可从半导体芯片出射的辐射分量就越大。在另一优选的构型中，接触结构至少局部地针对在活性区域中产生的辐射被构造为反射性的。在一个优选的构型中，接触结构具有与η导通区域邻接的连接层和反射器层。用于连接层的材料适宜地在用于半导体本体的良好的层粘附性和/或良好的接触特性方面被选择。所述连接层例如可以包含铝或者钛。
所述反射器层优选对于在活性区域中产生的辐射具有高的、尤其是与入射角在很大程度上无关的反射率。反射器层优选包含金属或者金属合金。银、铝、铑、钯或者铬的特征例如在于在可见光谱范围中的高反射率。金尤其适用于红外光谱范围。在另一优选的构型中，接触结构具有用于在外部电接触半导体芯片、例如用于线接合连接的接触面。优选地，所述接触面在背向半导体本体的侧上在竖直方向上与接触结构端接。在另一有利的构型中，至少一个空隙在半导体芯片的俯视图中至少局部地沿着接触面的边缘走向。借助于这样的空隙可以避免，在活性区域中产生的辐射在接触面的区域中被接触结构吸收。在具有这种半导体芯片的器件的情况下——其中所述半导体芯片嵌入到浇铸体中，也可以减少在浇铸体中、例如在辐射转换材料或者散射材料处被扩散并且耦合回到半导体芯片中的辐射的吸收。总计从半导体芯片或从器件中出射的辐射功率因此可以得到提闻。所述至少一个空隙例如可以框形地、诸如在圆形接触面的情况下环形地环绕接触 面。在另一优选的构型中，覆盖层具有多个空隙，在这些空隙中接触结构分别与η导通区域邻接。借助于多个空隙可以实现在横向方向上、也就是在沿着半导体层序列的主延伸平面走向的方向上在运行时在半导体芯片中植入的电流的均匀的和大面积的分布。在一个优选的扩展方案中，至少两个空隙在半导体芯片的俯视图中与接触面重叠。所述接触面因此覆盖至少两个空隙。借助于所述空隙可以在该情况下在接触期间提高半导体芯片的稳定性。接触面尤其是可以具有遵循空隙的图案。由于线接合的塑性变形，这可导致线接合连接与半导体芯片的更好的哨合(Verzahnung)。例如可以借助于空隙构造具有突起和/或凹处的节状结构。啮合的程度可借助于空隙的空间密度和/或借助于用接触结构的材料对空隙的填充度来调整。在另一优选的构型中，接触结构具有分布层。该分布层可以被设置用于将覆盖层中的多个空隙彼此导电连接。分布层可以全面地或者仅仅局部地、例如在至少一个区域中搭片式地(stegartig)在半导体本体上构造。例如金属、半金属或者透明的传导性的氧化物(TCO)适于作为分布层的材料。在一个优选的构型中，覆盖层具有结构化部，所述结构化部尤其是被设置用于提高在半导体芯片中产生的辐射的耦合输出效率。此外优选地在覆盖层上仅仅局部地构造结构化部。至少在其中构造了接触结构的区域中，覆盖层是优选未经结构化的。结构化部例如可以以粗糙部或者规则的结构化部的形式来构造。接触结构区域中的覆盖层的未经结构化的表面可以引起特别简单和可靠的线接合安装。比较小的层厚度尤其是对于接触结构是足够的，因为结构化部不必借助于厚的接触结构被平整。由此可以在制造时节省用于沉积接触结构的材料。此外，具有平滑表面的接触结构可以具有比粗糙表面上的接触结构更高的反射率。换句话说，在半导体芯片的辐射出射面上、诸如在第一主面上定义有至少一个光输出I禹合区域，在该光输出I禹合区域中覆盖层具有结构化部，其中在横向地与光输出I禹合区域邻接的区域中接触结构在覆盖层的未经结构化的区域上被构造。
在用于制造多个半导体芯片的方法中，根据一个实施方式在衬底上提供半导体层序列，该半导体层序列具有覆盖层、被设置用于产生辐射的活性区域和η导通区域。半导体层序列固定在载体处。所述衬底被去除。在覆盖层中构造空隙。在覆盖层上构造接触结构，其中接触结构延伸到空隙中。具有载体的半导体层序列被分成多个半导体芯片，从而每个半导体芯片具有至少一个空隙。所述方法在此不必一定以上述列出的制造步骤的顺序来执行。所述方法尤其是适用于制造上述半导体芯片，从而结合半导体芯片所述的特征也可以用于所述方法，并且反之亦然。利用所述方法可以制造特征在于活性区域的高的结晶质量以及同时η导通区域的良好的可接触性的半导体芯片。在一个优选的构型中，接触结构借助于电镀方法来沉积。通过这种方式可通过简单的和成本有利的方式来制造诸如用于线接合连接的有抵抗能力的硬的接触面。


另外的特征、构型和适宜性从以下结合附图对实施例的描述得出。图1A和IB以示意性俯视图(图1Α)和所属的截面图(图1Β)示出发射辐射的半导体芯片的第一实施例；
图2以示意性截面图示出根据第一实施例的空隙的放大图示；
图3Α和3Β以示意性俯视图(图3Α)和所属的截面图(图3Β)示出发射辐射的半导体芯片的第二实施例；
图4以示意性俯视图示出发射辐射的半导体芯片的第三实施例；
图5以示意性俯视图示出发射辐射的半导体芯片的第四实施例；以及图6Α至6D根据示意性地以截面图示出的中间步骤示出用于制造半导体芯片的方法的实施例。
具体实施例方式相同的、相同类型的或者起相同作用的元件在图中配备同样的附图标记。这些图和在图中示出的元件彼此之间的大小关系不应视作为比例正确的。更确切地说，各个元件可以为了更好的可表示性和/或为了更好的理解而被夸大地示出。发射辐射的半导体芯片的第一实施例在图1A和IB中示意性示出。半导体芯片I包括具有半导体层序列的半导体本体2，该半导体层序列构成半导体本体。半导体层序列优选外延地、诸如借助于MBE或者MOCVD沉积。半导体本体2借助于材料配合的连接固定在载体5处。载体因此与用于半导体本体的半导体层序列的生长衬底不同。该实施例中的半导体芯片因此构造为薄膜半导体芯片。在竖直方向上、也就是在垂直于半导体本体2的半导体层的主延伸平面的方向上，半导体本体在第一主面25与第二主面26之间延伸。半导体本体2的半导体层序列具有为产生辐射设置的活性区域23，该活性区域布置在η导通区域21与P导通区域22之间。在η导通区域的背向活性区域的一侧上构造覆盖层24。该覆盖层在竖直方向上封闭半导体本体。此外，覆盖层相对于η导通区域具有低掺杂浓度，例如最高l*1017cm3的掺杂浓度。在半导体本体2与载体5之间布置镜层7，该镜层反射在活性区域23中产生的并且朝向载体5的方向射出的福射,并且将该福射朝向第一主面25偏转。第一主面25因此用作为辐射出射面。为了制造材料配合的连接,在半导体本体2与载体5之间构造连接层6,例如粘合层或者焊接层。在第一主面25方面，半导体本体2具有空隙3，这些空隙穿过覆盖层延伸到η导通区域21中或者至少延伸至η导通区域。在空隙中构造接触结构4，该接触结构在空隙3中与η导通区域邻接并且被设置用于半导体芯片的外部电接触。 空隙3的构造结合图2进一步阐述。在半导体芯片的俯视图中，接触结构4示范性地构造为圆形的。空隙3之一构造为环形的并且遵循接触结构的边缘46。借助于空隙，在活性区域中产生并且在接触部4的接触面40下方可能被至少部分地吸收的福射分量减少。在半导体芯片的与接触结构4相对的侧上构造反接触部49。借助于接触结构和反接触部，载流子可以在半导体芯片运行时被从不同侧注入到活性区域23中并且在那里在发射辐射的情况下重组。覆盖层24具有结构化部8。该结构化部在半导体本体2的第一主面的作为光出射区域的区域中构造。结构化可以例如以机械和/或化学方式进行。在半导体芯片的俯视图中被接触结构所覆盖的区域中，第一主面25未被结构化。该接触结构因此在朝向半导体本体2的一侧上具有平滑的表面，由此提高了接触面的反射性。半导体本体2、尤其是活性区域23优选具有II1-V族化合物半导体材料。II1-V族化合物半导体材料特别适合于在紫外(AlxInyGa1IyN)经过可见(AlxInyGa1^yN,尤其是对于蓝色至绿色辐射,或者AlxInyGa1^P,尤其是对于黄色至红色辐射)直至红外(AlxInyGanyAs)光谱范围中产生辐射。在此分别有1，OSySl和x+y ( I，尤其是其中X古l，y古1，χ古O和/或y古O。利用尤其是来自于所述材料系统的II1-V族半导体材料，可以此外在产生辐射时达到高的内部量子效率。在所示的实施例中，P导通区域22的接触平面地穿过载体5进行。在该情况下，载体适宜性被实施为导电的。载体例如可以包含半导体材料，诸如硅、锗或者砷化镓。但是，与此不同地也可以对于载体5应用电绝缘材料，例如蓝宝石或者陶瓷，诸如氮化铝或者氮化硼。在该情况下，P导通区域22的电接触例如可以通过载体5中的空隙或者通过半导体本体2中的从第一主面25延伸至P导通区域22的凹槽来进行。根据结合图1A和IB所述的第一实施例的空隙3的一个片段在图2中以示意性截面图示出。空隙3的横向伸展相对于半导体芯片I的横向伸展优选是小的。与大面积地或者甚至整面地去除覆盖层24不同，空隙3对半导体芯片的机械稳定性不引起显著地损害。凹槽3的横向伸展优选地为最高40 μ m，特别优选地为最高20 μ m。空隙3的侧面30配备有涂层35。该涂层优选包含介电材料，诸如例如氧化硅或者氧化钛的氧化物、例如氮化硅的氮化物、或者例如氮氧化硅的氮氧化物。涂层35的折射率优选小于与空隙3邻接的半导体材料的折射率，使得在接触结构4方向上射出的辐射的尽可能大的分量在侧面30处被全反射。但是与此不同地也可以放弃这样的涂层。在这种情况下，接触结构4在侧面30处直接与侧面30邻接。接触结构4具有连接层41，该连接层在空隙3中与η导通区域邻接。该连接层适宜地在用于半导体本体2的尽可能良好的层粘附以及良好的电接触特性方面关于所使用的材料被选出。例如，铝或者钛是合适的。用于连接到η导通区域的另外的材料在文献Q. Ζ. Liu 和 S. S. Lau 在 Solid-State Electronics, Vol. 42, No. 5，677-691 页(1998)中描述，该文献的公开内容就此而言明确地结合到本申请中。
此外，接触结构4具有反射器层42，该反射器层针对在活性区域中产生的辐射被构造为反射性的。例如，对于可见光谱范围合适的是银、铝、铑、铬或者钯。在红外光谱范围中合适的例如是金。另外，接触结构4具有分布层43。借助于该分布层构造被设置用于外部电接触的接触面40。与所述实施例不同地，也可以放弃分布层43。在这种情况下，可以借助于反射器层构成接触面40。在接触面40上构造遵循空隙3的布置的图案。接触面因此在空隙的区域中分别具有突起44,使得形成节状的(noppenartig)结构。在制造具有接触面40的线接合连接时，可以通过该节状结构来进行啮合，由此可以提高线接合连接的稳定性。与所述实施例不同地，凹槽3也可以仅仅部分地被填充。在这种情况下可以在接触面40上形成图案，其中在空隙3的区域中分别构造凹处。接触面40的图案因此可借助于空隙的填充度和/或借助于空隙的密度来调整。空隙3和接触结构4的所述构型还可以应用于下面结合其他附图所述的实施例。发射辐射的半导体芯片的第二实施例在图3A和3B中在示意性俯视图或示意性截面图中不出。该第二实施例基本上对应于结合图1A和IB所述的第一实施例。与此不同地，接触结构4布置在半导体芯片I的角区域中。因此可以避免接合线弓I起对辐射出射面的遮蔽。此外与第一实施例不同地不设置沿着接触结构4的边缘走向的空隙。但是可以附加地设置这种边缘式的空隙。发射辐射的半导体芯片的第三实施例在图4中示意性地在俯视图中示出。该第三实施例基本上对应于结合图3所述的第二实施例。与此不同地，接触结构4除了为外部电接触设置的接触面40还具有搭片式区域45。接触面和搭片式区域在此构成连续的接触结构。在半导体芯片I的俯视图中，在接触面40和搭片式区域45的区域中布置空隙3，所述空隙被构造用于η导通区域的电接触。借助于在半导体芯片上分布的空隙，可以实现载流子经过η导通区域21到活性区域23中的大面积的和均匀的注入。作为用于搭片式区域45的材料合适的例如是诸如金、钯、铑、银、铬或者铝的金属。如结合图1A和IB所示的实施例所述的，覆盖层可以局部地配备有结构化部(未明确地示出)，其中接触面40的区域和搭片式区域45优选地没有结构化部。通过这种方式在半导体本体2与接触结构4之间可实现平滑的表面，该表面与粗糙的表面相比以提高的效率反射辐射。发射辐射的半导体芯片的第四实施例在图5中以示意性俯视图示出。该第四实施例基本上对应于结合图4所述的第三实施例。与此不同地，在半导体芯片的俯视图中在接触面40以外布置的空隙3借助于分布层43彼此导电连接。因此在半导体芯片运行时经过接触面40注入的载流子借助于分布层43大面积地分布并且经过空隙3注入到n导通区域中。该分布层可以整面地或者基本上整面地在半导体本体2上构造或者与此不同地仅仅局部地覆盖半导体本体。对于分布层43合适的尤其是对于在活性区域23中产生的辐射能透过的材料，例如透明的传导性的氧化物，诸如氧化锌(ZnO)或者铟锡氧化物(IT0)。可替换地或者补充地，分布层43也可以具有金属层，该金属层如此薄，使得该金属层对于所发射的辐射来说至少是半透明的。如结合图1A和IB所述的，覆盖层可以在该实施例中同样配备结构化部，其中该结构化部在半导体芯片I的俯视图中也可以与分布层重叠。用于制造发射辐射的半导体芯片的方法的实施例在图6A和6D中示意性地根据针对不同中间步骤的截面视图示出。为了简化图示，仅仅示出半导体层序列的一部分，在制造时半导体芯片产生自该半导体层序列。不言而喻地可以在制造时同时并排制造多个半导体
-H-* I I
心/T 在衬底20上提供半导体层序列200。半导体层序列200可以例如借助于外延沉积方法——诸如MBE或者MOVPE——沉积在衬底20上。半导体层序列200具有覆盖层24，该覆盖层与衬底邻接并且满足缓冲层和/或有利于生长的生长层的功能。在覆盖层24上沉积n导通区域21、被设置用于产生辐射的活性区域23以及p导通区域22。至少在朝向n导通区域的一侧上，覆盖层24与n导通区域晶格匹配。如在图6B中所示的，半导体层序列在背向衬底20的第二主面26方面与载体5材料配合地连接。在载体5与半导体层序列200之间构造镜层7。这例如可以借助于喷涂或者蒸镀来进行。对于镜层7合适的尤其是结合反射器层42提出的材料。载体5用于半导体层序列200的机械稳定化，从而衬底20不再为此需要并且可以被去除。通过去除衬底暴露出覆盖层24。如在图6C中所示的，在半导体层序列的第一主面25方面构造空隙3。对于具有陡峭边沿的特别小的空隙来说合适的尤其是干化学蚀刻。但是可替换地或者补充地，也可以应用湿化学蚀刻方法。空隙3穿过覆盖层24延伸到n导通区域21中。此外，半导体层序列200在第一主面25上配备有结构化部8。该结构化优选地仅仅在被设置作为光出射区域的第一主面的区域中进行。在其中接下来沉积接触结构的区域相反地没有结构化部，使得第一主面在这些区域中是平滑的表面。光出射区域可以借助于光刻方法来定义。结构化部8可以例如借助于机械和/或化学粗糙来进行。也可以应用常规的例如借助于光刻方法的结构化。接触结构4的沉积例如可以借助于在预制的半导体层序列上进行蒸镀或者喷涂来进行。可替换地或者补充地也可以应用电镀的沉积方法。通过电镀的沉积方法尤其是可实现硬的和有抵抗能力的接触面。接触结构4优选被构造为多层的，其中这些层可以分别包含金属，诸如钯、镍、镍-磷(N1:P)、铜或者金。电镀沉积在文献W02010/012267中描述，其公开内容在此方面通 过回引结合到本
申请中。通过将由半导体层序列200和载体5构成的复合体分开成各个半导体芯片所产生的制成的半导体芯片I在图6D中示意性地在截面图中示出。在所述方法中，覆盖层24可以在沉积半导体层序列时在针对半导体层序列、尤其是针对活性区域的高结晶质量方面被选择。在接下来接触n导通区域时，该接触通过覆盖层中的至少一个空隙来进行，使得覆盖层对半导体芯片的电特性没有明显的影响。覆盖层24因此可以尽管有小的电导率也保留在半导体芯片中。因此可以放弃在沉积接触结构之前将覆盖层完整地或者至少大面积地局部地去除。由此在最大程度上减少了断裂风险。本发明不由于根据实施例的描述而受到限制。更确切地说，本发明包括每个新的特征以及特征的每种组合，这尤其是包含权利要求书中的特征的每种组合，即使当该特征或者该组合本身没有明确地在权利要求书或者实施例中说明时也是如此。
权利要求
1.发射辐射的半导体芯片(1)，其具有载体(5)和布置在载体上的具有半导体层序列的半导体本体(2)，所述半导体层序列包括被设置用于产生辐射的活性区域(23)、η导通区域(21)和布置在η导通区域的背向活性区域(23) —侧上的覆盖层(24)，其中在覆盖层(24)上布置用于在外部电接触η导通区域(21)的接触结构，并且覆盖层(24)具有至少一个空隙(3)，接触结构(4)通过所述空隙延伸至η导通区域(21)。
2.根据权利要求1的发射辐射的半导体芯片，其中覆盖层在竖直方向上限值半导体本体并且在朝向η导通区域的一侧上与η导通区域晶格匹配。
3.根据权利要求1或2的发射辐射的半导体芯片， 其中覆盖层未被掺杂或者具有最高l*1017Cm_3的掺杂浓度。
4.根据权利要求1至3之一的发射辐射的半导体芯片， 其中载体布置在活性区域的背向η导通区域的一侧上并且材料配合地与半导体本体连接。
5.根据权利要求1至4之一的发射辐射的半导体芯片， 其中至少一个空隙的侧面(30 )配备有涂层(35 )。
6.根据权利要求5的发射辐射的半导体芯片， 其中涂层包含介电材料。
7.根据权利要求1至6之一的发射辐射的半导体芯片， 其中接触结构具有用于线接合连接的接触面(40)。
8.根据权利要求7的发射辐射的半导体芯片， 其中至少一个空隙在半导体芯片的俯视图中至少局部地沿着接触面的边缘(46)走向。
9.根据权利要求1至8之一的发射辐射的半导体芯片， 其中覆盖层具有多个空隙，在这些空隙中接触结构分别与η导通区域邻接。
10.根据权利要求7和9的发射辐射的半导体芯片， 其中空隙中的至少两个在半导体芯片的俯视图中与接触面重叠。
11.根据权利要求10的发射辐射的半导体芯片， 其中接触面具有遵循空隙的、具有突起(44)和/或凹处的图案。
12.根据权利要求1至11之一的发射辐射的半导体芯片， 其中覆盖层具有结构化部(8)并且至少在其中构造接触结构的区域中未被结构化。
13.用于制造多个半导体芯片(I)的方法，具有以下步骤 a)在衬底(20)上提供半导体层序列(200)，该半导体层序列具有覆盖层(24)、被设置用于产生辐射的活性区域(23)和η导通区域(21)； b)将半导体层序列(200)固定在载体(5)处； c)去除衬底(20)； d)在覆盖层(24)中构造空隙(3)； e )在覆盖层(24 )上构造接触结构(4 )，其中接触结构(4 )延伸到空隙(3 )中；f)将具有载体(5)的半导体层序列(200)分开成多个半导体芯片(1)，使得每个半导体芯片(I)具有空隙(3)中的至少一个。
14.根据权利要求13的方法， 其中接触结构借助于电镀方法被沉积。
15.根据权利要求13或14的方法，其中制造根据权利要求1至12之一的半导体芯片。
全文摘要
说明一种发射辐射的半导体芯片(1)，其具有载体(5)和布置在载体上的具有半导体层序列的半导体本体(2)，所述半导体层序列包括被设置用于产生辐射的活性区域(23)、n导通区域(21)和布置在n导通区域的背向活性区域(23)一侧上的覆盖层(24)。在覆盖层上布置用于在外部电接触n导通区域的接触结构(4)，并且覆盖层具有至少一个空隙(3)，接触结构通过所述空隙延伸至n导通区域。此外说明一种用于制造半导体芯片的方法。
文档编号H01L33/00GK103026510SQ201180036778
公开日2013年4月3日 申请日期2011年7月15日 优先权日2010年7月28日
发明者D.艾斯勒, A.普勒斯尔 申请人:奥斯兰姆奥普托半导体有限责任公司