专利名称：具有零温度系数电容器的集成电路的制作方法
技术领域：
本发明涉及电子电容器的领域。
背景技术：
电子电容器可以工作在一温度范围上。可能期望形成一种电容器，其在工作温度范围上展示出基本恒定的电容。
发明内容
可以通过形成二氧化硅电容器介电层，之后将磷放置到介电层中，以获得在
1.7X 102Clatmos/cm3和2.3X 102°atmos/cm3之间的磷密度，由此形成零温度系数(ZTC)电容器。磷可以是离子注入的，扩散源提供的，或通过其他方法提供的。ZTC电容器的温度系数可以在-1每摄氏度百万分之一(ppm/°C)和lppm/°c之间。ZTC电容器可以形成为集成电路的一部分。
图1A至图1H是以连续的制造阶段描述的、具有依照实施例形成的ZTC电容器的集成电路的横截面图。 图2是所测得的电容器的温度系数与电容器介电层中的磷密度的函数的图表。
具体实施例方式零温度系数(ZTC)电容器可以包含下导电板、电容器介电层和上导电板。ZTC电容器的电容可能在一温度范围上变化。可以通过将在该温度范围中的不止一个温度处测得的ZTC电容器的电容值拟合到等式I的表达式，来估计ZTC电容器的温度系数Kt:C(T)=C(Teef) X [l+(kTX (T-Tkef)]]，等式 I 其中 C (T)是在温度 T 处的电容值，Tkef是参考温度，例如27°C。可以将磷放置在电容器介电层中，以获得在1.7X 1020atoms/cm3和
2.3X 1020atmos/cm3之间的磷原子密度。与本发明有关的进行的工作表明，ZTC电容器的温度系数KT可能在-lppm/°c和lppm/°C之间。ZTC电容器可以形成为集成电路的一部分。在一个实施例中，底板可以包含用于形成集成电路中的金属氧化物半导体(MOS)晶体管的栅极的栅极材料。在另一个实施例中，底板可以包含用于形成集成电路中的互连的金属。为了这个描述的目的，描述材料的元素分子式而没有下标的术语不暗示元素的特定的化学计量学。例如，术语TiSiN描述含有钛(Ti)、硅(Si)和氮(N)的材料，不一定具有1:1:1的T1:S1:N的原子比例。描述具有下标的材料的元素分子式的术语暗示由下标给出的化学计量学。例如，术语SiO2描述含有硅和氧(O)的材料，其中S1:0原子比基本上等于1:2。
在含有ZTC电容器的集成电路的某些实例中，基本上整个集成电路专用于ZTC电容器。在含有ZTC电容器的集成电路的其他实例中，例如模拟集成电路，集成电路可以含有另一有源元件，例如金属氧化物半导体(MOS)晶体管。图1A至图1H示出了以连续的制作阶段描述的、含有依照实施例形成的ZTC电容器的集成电路。参考图1A，在衬底1002中和在其上形成集成电路1000，衬底可以是单晶硅晶片，但是也可以是绝缘衬底娃(SOI)晶片、具有不同晶向区域的混合晶向技术(HOT)晶片、另一个材料例如砷化镓的半导体晶片或适于制造IC1000的其他材料。在本实施例的一个实现中，衬底1002可以包含电绝缘层，例如陶瓷、晶体状氧化铝、玻璃、塑料或其他不导电材料。可以在衬底1002的顶表面上形成场氧化层1004的一个或更多元件，例如厚度在250纳米和600纳米之间的二氧化硅。可以通过浅沟道隔离(STI)或硅的局部氧化(LOCOS)工艺来形成场氧化层元件1004。在STI工艺中，可以通过高密度等离子体(HDP)或高纵横比工艺(HARP)淀积二氧化硅。在本实施例的一个实现中，可以在衬底1002的顶表面上形成MOS晶体管的栅极介电层1006。在衬底1002上形成第一导电层1008，可能接触场氧化层元件1004 (如果存在)并且可能接触栅极介电层1006 (如果存在)。在集成电路1000中包括MOS晶体管的本实施例的实现中，第一导电层1008可以包含例如用于形成MOS晶体管的栅极的多晶硅的材料。参考图1B,图1A的第一导电层1008被图形化并且被刻蚀,从而形成第一电容器下板1010。在集成电路1000中包含MOS晶体管的本实施例的实现中，在形成第一电容器下板1010的同时，可以由图1A的第一导电层1008形成MOS栅极1012。参考图1C，可以在第一电容器下板1010的侧表面上以及(如果形成)在MOS栅极1012的侧表面上，由氮化硅或氮化硅和二氧化硅层形成侧壁间隔层1014。在集成电路1000中包含MOS晶体管的本实施例的实现中，可以邻近MOS栅极1012在衬底1002中形成源区和漏区1016。在第一电容器下板1010包含多晶娃的本实施例的实现中，可以在第一电容器下板1010的顶表面处形成可选的金属硅化物层1018。在集成电路1000中包含MOS晶体管的本实施例的实现中，可以在MOS栅极1012的顶表面处形成金属硅化物层1020。可以通过以下步骤形成金属硅化物层1018和金属硅化物层1020 (如果存在):在集成电路1000的顶表面上淀积金属层，例如镍、钴或钛；加热集成电路1000，使一部分金属与暴露的多晶硅反应；以及通过例如将集成电路1000暴露于包含酸和过氧化氢的混合物的湿刻蚀剂，从集成电路1000表面选择性地去除未反应的金属。参考图1D,在集成电路1000上形成第一电容器介电层1022。第一电容器介电层1022由二氧化硅组成，可能地包含其他元素，例如碳或氟。除了硅和氧之外，第一电容器介电层1022中的原子的总密度小于IX 1018atmos/cm3。第一电容器介电层1022的厚度可以在10纳米和200纳米之间。在本实施例的一个实现中，第一电容器介电层1022的厚度可以在45纳米和55纳米之间。可以通过化学气相淀积(CVD)、等离子体增强化学气相淀积(PECVD)、低压化学气相淀积(LPCVD)、大气压化学气相淀积(APCVD)、高密度等离子体(HDP)、臭氧基的热化学气相淀积(CVD)工艺(也称为高纵横比工艺(HARP))或其他适当的二氧化硅层形成工艺淀积来形成第一电容器介电层1022。可以通过分解原硅酸四乙酯(也称为四乙氧基硅烷或TE0S)或淀积甲基硅倍半氧烷(MSQ)来形成第一电容器介电层1022。
执行第一磷放置工艺1024,该工艺将磷原子放置在第一电容器介电层1022中。调整第一磷放置工艺1024，以在第一电容器介电层1022中提供1.7X 102°至2.3X 1020atmos/cm3的磷原子平均密度。例如，在第一电容器介电层1022是50纳米厚的本实施例的实现中，执行第一磷放置工艺1024,以提供在8.5X 1014atmos/cm2和1.15 X 1014atmos/cm2之间的剂量。在本实施例的一个实现中，第一磷放置工艺1024可以是离子注入工艺；可以调整第一磷放置工艺1024的注入能量，以使注入的磷原子的分布的峰值大约在第一电容器介电层1022的中心。例如，在第一电容器介电层1022是50纳米厚的本实施例的实现中，可以将第一磷放置工艺1024的注入能量设置在10千电子伏和20千电子伏(keV)之间。在本实施例的替换实现中，第一磷放置工艺1024可以包括，在高于300°C的温度，将集成电路1000暴露于含磷的气体。在另一个实现中，第一磷放置工艺1024可以包括,将集成电路1000暴露于含磷的等离子体。在其他实现中，可以通过其他方法将磷放置在第一电容器介电层1022中。参考图1E，第一电容器介电层1022可以可选地被图形化并且被刻蚀，从而形成接近于第一电容器下板1010的边界的边界，如图1E中所描绘的。在第一电容器介电层1022上形成第一电容器上板1026。由导电材料,例如金属或掺杂的半导体材料,形成第一电容器上板1026。在本实施例的一个实现中，第一电容器上板1026可以包含T1、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN或其任何组合，厚度在50纳米和400纳米之间。在另一个实现中，第一电容器上板1026可以包含用于集成电路1000中的互连的铝、铜、金或其他金属，厚度在50纳米和500纳米之间。第一电容器下板1010、憐密度在 1.7 X 102Clatmos/cm3 和 2.3 X 102Clatmos/cm3 的第一电容器介电层1022以及第一电容器上板1026形成了第一 ZTC电容器1028。栅极介电层1006、M0S栅极1012以及源区和漏区1016 (如果存在)是在衬底1002中和其上形成的MOS晶体管1030的一部分。可以在衬底1002上方的互连区域中，在集成电路1000中形成第二 ZTC电容器，如参考图1F至图1H所描述的。参考图1F，在集成电路1000上形成第一互连介电层1032。第一互连介电层1032可以包含二氧化硅、氮化硅、有机硅酸盐玻璃(0SG)、碳掺杂氧化硅(SiCO或⑶O)、氟硅酸盐玻璃(FSG)或其他介电材料的一个或更多层。第一互连介电层1032可以包含金属互连元件(例如铝、铜和/或金的金属线)的一个或更多层，以及铝、铜、金和/或钨的通孔。第一互连介电层1032中的金属互连元件没有在图1F中示出。在第一互连介电层1032上形成第二电容器下板1034。由导电材料，例如金属或掺杂的半导体材料，形成第二电容器下板1034。可以在第一互连介电层1032上形成可选的金属互连线1036。在本实施例的一个实现中，可以在形成金属互连线1036的同时，形成第二电容器下板1034。第二电容器下板1034和金属互连线1036 (如果形成)可以包含铝、铜和/或金。参考图1G，如参考图1D所描述的，在集成电路1000上形成第二电容器介电层1038。第二电容器介电层1038的材料性能和可能的形成工艺与参考图1D描述的一样。在本实施例的一个实现中，第二电容器介电层1038的厚度可以不同于第一电容器介电层1022的厚度。在替换实现中，第二电容器介电层1038的厚度可以基本上等于第一电容器介电层1022的厚度。在本实施例的一个实现中，第二电容器介电层1038的形成工艺可以利用不同于第一电容器介电层1022的工艺参数。执行第二磷放置工艺1040，该工艺将磷原子放置在第二电容器介电层1038中。调整第二磷放置工艺1040，以提供如参考图1D所描述的磷密度。在本实施例的一个实现中，第二磷放置工艺1040可以是离子注入工艺，如参考图1D描述的。在替换实现中，第二磷放置工艺1040可以是自含磷的气体的扩散工艺，如参考图1D描述的。在另一个实现中，第二磷放置工艺1040可以包括，暴露于含磷的等离子体，如参考图1D描述的。在其他实现中，可以通过其他方法将磷放置在第二电容器介电层1038中。参考图1H，第二电容器介电层1038可以可选地被图形化并且被刻蚀，从而形成接近于第二电容器下板1034的边界的边界，如图1H中描述的。在第二电容器介电层1038上形成第二电容器上板1042。由导电材料,例如金属或掺杂的半导体材料,形成第二电容器上板1042。在本实施例的一个实现中，第二电容器上板1042可以包含T1、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN或其任何组合，厚度在50纳米和400纳米之间。在另一个实现中，第二电容器上板1042可以包含用于集成电路1000中的互连的铝、铜、金或其他金属，厚度在100纳米和2000纳米之间。第二电容器下板1034、憐密度在 1.7 X 102Clatmos/cm3 和 2.3 X 102Clatmos/cm3 的第二电容器介电层1038以及第二电容器上板1042形成第二 ZTC电容器1044。可以在第二 ZTC电容器1044上形成可选的第二互连介电层1046。第二互连介电层1046 (如果形成)可以包含如参考第一互连介电层1032描述的材料。第二互连介电层1046可以包含金属互连元件(例如铝、铜和/或金的金属线)的一个或更多层，以及铝、铜、金和/或钨的通孔。金属互连元件没有在图1H中示出。在本实施例的一个实现中，集成电路1000可以仅包含第一 ZTC电容器1028，而不包含第二 ZTC电容器1044。在本实施例的另一个实现中，集成电路1000可以包含第一 ZTC电容器1028和第二 ZTC电 容器1044两者。在替换实施例中，集成电路可以仅含有在互连介电层上方形成的ZTC电容器的实例，如参考图1H的第二 ZTC电容器1044描述的。图2是所测得的电容器温度系数与电容器介电层中的磷密度的函数的图表。图2中的数据是来自与本发明有关的、利用以下条件进行的工作:大约50纳米厚的电容器介电层；以及以16keV的离子注入能量进行的磷离子注入。参考图2中显示的数据，制作电容器的本领域技术人员将认识到，磷密度在1.7X 102Clatmos/cm3和2.3X 102°atmos/cm3之间可以提供在_lppm/°C和lppm/°C之间的温度系数。本发明涉及的本领域技术人员将理解，在所要求的本发明的范围内，可以对描述的示例实施例进行修改，并且实现其他实施例。
权利要求
1.一种电容器，其包括: 电容器下板，所述电容器下板包含导电材料； 在所述电容器下板上形成的二氧化硅的电容器介电层，所述电容器介电层具有1.7X102°至2.3X 1020atmos/cm3的磷密度，使得除了磷、硅和氧之外，所述电容器介电层中的原子的总密度小于I X 1018atmos/cm3 ;和 在所述电容器介电层上形成的电容器上板，所述电容器上板包含导电材料。
2.根据权利要求1所述的电容器，其中所述电容器介电层的厚度在45纳米和55纳米之间。
3.根据权利要求1所述的电容器，其中所述电容器下板包含多晶硅。
4.根据权利要求3所述的电容器，其中所述电容器上板包含选自由T1、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN和其任何组合组成的群组中的材料。
5.根据权利要求1所述的电容器，其中所述电容器下板包含选自由铝、铜和金组成的群组中的金属。
6.一种集成电路，其包括: 衬底；和 在所述衬底上形成的电容器，所述电容器包含: 在所述衬底上形成的电容器下板，所述电容器下板包含导电材料； 在所述电容器下板上形成的二氧化硅的电容器介电层，所述电容器介电层具有1.7X102°至2.3X102°atmOS/cm3之间的磷密度，使得除了磷、硅和氧之外，所述电容器介电层中的原子的总密度小于I X 1018atmos/cm3 ;和 在所述电容器介电层上形成的电容器上板，电容器上板包含导电材料。
7.根据权利要求6所述的电路，进一步包括在所述衬底上形成的金属氧化物半导体(MOS)晶体管，其包含由与所述电容器下板相同的材料形成的晶体管栅极电极。
8.根据权利要求6所述的电路，其中所述电容器介电层的厚度在45纳米和55纳米之间。
9.根据权利要求6所述的电路，进一步包含在所述衬底的顶表面上形成的场氧化层元件；并且其中在所述场氧化层元件上形成所述电容器下板；并且所述电容器下板包含多晶硅。
10.根据权利要求9所述的电路，其中所述电容器上板包含选自由T1、TiN、TiSiN、Ta、TaN、TaSiN、W、WN、WSiN和其任何组合组成的群组中的材料。
11.根据权利要求6所述的电路，其中 所述集成电路进一步包含在所述衬底上形成的互连介电层， 在所述互连介电层上形成的金属互连线； 在所述互连介电层上与所述金属互连线同时地形成电容器下板；和 所述电容器下板包含选自由铝、铜和金组成的群组中的金属。
12.—种形成集成电路的工艺，其包括: 提供衬底；和 通过包含以下步骤的工艺，在所述衬底上形成电容器: 在所述衬底上形成电容器下板，所述电容器下板包含导电材料；在所述电容器下板上形成二氧化硅的电容器介电层，使得除了硅和氧之外，所述电容器介电层中的原子的总密度小于lX1018atmos/cm3 ； 将磷放置到所述电容器介电层中，以便在所述电容器介电层中提供在1.7X IO20Btmos/cm3 和 2.3X 102Clatmos/cm3 之间的憐密度。
在所述电容器介电层上形成电容器上板，所述电容器上板包含导电材料。
13.根据权利要求12所述的工艺，其中形成电容器下板的步骤同时形成晶体管的栅极电极。
14.根据权利要求13所述的工艺，通过离子注入工艺执行放置磷的步骤，使得所述电容器介电层中的磷的总剂量在8.5X 1014atmos/cm2和1.15X 1014atmos/cm2之间，并且使得注入的磷的分布的峰值大约在所述电容器介电层的中心。
15.根据权利要求14所述的工艺，其中 形成所述集成电路的工艺进一步包含在所述衬底的顶表面上形成场氧化层元件的步骤；和 执行形成所述电容器下板的步骤，使得在所述场氧化层元件上由多晶硅形成所述电容器下板。
16.根据权利要求12所述的工艺，进一步包括: 在所述衬底上形成互连介电层；和 在所述互连介电层上形成金属互连线； 其中，在所述互连介电层上与所述金属互连线同时地形成所述电容器下板；并且 其中，所述电容器下板包含选自由铝、铜和金组成的群组中的金属。
全文摘要
一种集成电路(1000)具有与金属氧化物半导体(MOS)晶体管一起形成的零温度系数(ZTC)电容器。电容器具有在与MOS电极(1012)相同的层中形成的电容器下板(1010)、注入成磷密度为1.7×1020至2.3×1020atmos/cm3的电容器介电层(1022)以及电容器上板(1026)。
文档编号H01L27/04GK103180947SQ201180051289
公开日2013年6月26日 申请日期2011年10月25日 优先权日2010年10月25日
发明者W·田, I·卡恩 申请人:德克萨斯仪器股份有限公司