半导体器件及其制造方法

专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种用于高功率开关的半导体器件及制造这种半导体器件的方法，并且具体地涉及一种使用氮化物基半导体中GaN基半导体的半导体器件和制造这种半导体器件的方法。
背景技术：
对于高电流开关器件要求高反向击穿电压和低导通电阻。例如，在高击穿电压和高温操作方面，因为III族氮化物基半导体的宽带隙，使用III族氮化物基半导体的场效应晶体管(FET)是优良的。作为控制高功率的晶体管，使用GaN基半导体的垂直型晶体管已经特别受到关注。例如，PTLl提出了一种垂直型GaN基FET，通过在GaN基半导体中形成开口并且在开口的壁表面中形成包括二维电子气(2DEG)的沟道的再生长层，增加了它的迁移率并且降低了它的导通电阻。在该垂直GaN基FET中，为了提高击穿电压特性和夹断特性，提出了包括P型GaN势垒层的结构。引用列表专利文献PTLl:日本未审查专利申请公布N0.2006-28694
发明内容
技术问题在上述垂直型GaN基FET中，通过在p型GaN势垒层和n_型GaN漂移层之间的pn结中形成的耗尽层，可以提高击穿电压特性。然而，开口穿透P型GaN势垒层，并达到n_型GaN漂移层。因此，栅电极G面对漏电极，在它们之间没有设置P型GaN势垒层。当该半导体器件用作高功率开关器件时，在截止状态下，几百伏到一千几百伏的电压被施加在源电极(接地)和漏电极之间。在截止状态下，大约负几伏的电压被施加到栅电极上。因为高源漏电压，在开口的底部中，具体地，在底部的脊(截面图中的拐角)附近n_型GaN漂移层的部分中，产生了电场集中。结果，从不可避免地由开口底部的脊提供的不均匀部分等产生半导体击穿。通过上述P型势垒层，不能确保开口底部在截止状态下的击穿电压特性。本发明的目的是提供一种垂直型半导体器件，其具有开口且在开口中包含沟道和栅电极。在该半导体器件中，提高了截止状态下的击穿电压特性。本发明的另一目的是提供一种制造该半导体器件的方法。问题的解决方案本发明的半导体器件是包括具有开口的GaN基堆叠层的垂直型半导体器件。在该半导体器件中，GaN基堆叠层向顶层侧依次包括η型GaN基漂移层/p型GaN基势垒层/n型GaN基接触层，并且开口从顶层延伸并到达η型GaN基漂移层。该半导体器件包括:再生长层，其被定位为覆盖开口的壁表面和底部，该再生长层包括电子漂移层和电子供应层；源电极，其与开口周围的η型GaN基接触层和再生长层接触；和栅电极，其被定位在再生长层上。栅电极覆盖再生长层的壁表面的一部分，该部分具有与P型势垒层的厚度对应的长度，并且栅电极终止在壁表面上的位置处，该位置离开覆盖开口底部的再生长层的底部。在垂直型半导体器件中，几百伏至一千几百伏的高压被施加在设置于一个主面(GaN基半导体层的顶表面)上的源电极和在GaN基半导体层夹在其间的情况下面对源电极的漏电极之间。源电极被固定在地电位，并且高电压被施加到漏电极。为了打开和关闭沟道，在截止状态下，栅电极保持在负几伏，诸如-5V。即，在截止状态，栅电极具有最小电位。栅电极和漏电极之间的电压差是5V，比源电极和漏电极之间的电压差高。根据上述结构，栅电极不面对且设置为离开n型GaN基漂移层从外部与开口的底部和侧壁彼此交叉的脊(纵向截面图中的拐角)接触的部分。栅电极不具有被定位为使得从内部适合脊或拐角的突出部分。在现有的半导体器件中，与板型最小电位保持部件相比，具有最小电位的突出部分有助于在面对和接触突出部分的n型GaN基漂移层的部分中产生高电场集中。如上所述，根据本发明的半导体器件的栅电极不具有这种从内部适合拐角的突出部分。此外，栅电极的端部和漏电极之间的距离略微增加。因此，在截止状态下不会产生在现有半导体器件中产生的高水平电场集中。即使在漏电极和栅电极之间施加高电压，也可以减少在与脊接触的n型GaN基漂移层的部分中的电场集中。从而，不容易发生n型GaN基漂移层的该部分的击穿。关于导电类型、n型或p型、杂质的浓度没有限制，可以是从低浓度到高浓度的任意浓度。除了通过在开口的壁表面上设置栅电极使得栅电极的终止部分离开拐角而降低n型GaN基漂移层中的电场集中的效果之外，通过利用栅电极覆盖与p型GaN基势垒层对应的壁表面上的区域，可以得到下面的效果。p型GaN基势垒层插在n型GaN基漂移层和n型GaN基接触层之间，以便:(I)提高夹断特性，和(2)确保如上所述的反向击穿电压特性。p型GaN基势垒层(I)通过增加再生长层中电子漂移层的电位提高了夹断特性，并且(2 )在施加反向偏置电压的情况下，通过扩展n型GaN基漂移层一侧上的耗尽层，提供了一定范围内的击穿电压特性。开口壁表面上的栅电极位于电子漂移层区域中，该电子漂移层区域被定位在p型GaN基势垒层一侧上且其电位增加，并在电子漂移层上进行通断控制。由此，可以产生更好的夹断特性。围绕开口底部的pn结二极管(p型GaN基势垒层/n型GaN基漂移层)在开口的底部中具有比现有肖特基二极管(栅电极/半导体层)更高的击穿电压，这也有助于通过仅在开口的上侧设置栅电极提高击穿电压特性的上述效果。该半导体器件可以进一步包括再生长层的底部中的场板电极，该场板电极被定位为覆盖至少再生长层的壁表面和底部彼此交叉的脊。场板电极的存在遮蔽了用作最小电位保持部件的栅电极，并且由此可以防止由于一般或意外因素造成的在n型GaN基漂移层中产生局部电场集中。该半导体器件可以进一步包括设置在再生长层的底部和场板电极之间的绝缘膜。由此，可以更稳定地降低n型GaN基漂移层中的电场集中。 该半导体器件可以进一步包括设置在再生长层上和栅电极下面的绝缘层。通过在栅电极下面设置绝缘层，可以减小当正电压施加到栅电极上时产生的栅极泄漏电流，这允许高电流操作。由于阈值电压可以进一步在正方向上偏移，所以很容易实现常关。在制造根据本发明的半导体器件的方法中，制造了一种垂直型GaN基半导体器件。该制造方法包括:在η型GaN基漂移层上形成P型GaN基势垒层的步骤；在ρ型GaN基势垒层上形成η型GaN基接触层的步骤；通过蚀刻，形成从顶层延伸并到达η型GaN基漂移层的开口的步骤；外延生长再生长层使得覆盖开口的壁表面和底部的步骤，该再生长层包括电子漂移层和电子供应层；在开口周围形成源电极使得与η型GaN基接触层和再生长层接触的步骤；和在再生长层上形成栅电极的步骤。在形成栅电极的步骤中，形成栅电极，使得覆盖再生长层的壁表面的一部分，该部分具有与P型GaN基势垒层的厚度对应的长度，并且使得栅电极终止在壁表面上的位置处，该位置离开再生长层的底部。根据上述方法，通过在该制造方法中进行较小的改变，可以制造减小了在η型GaN基漂移层与脊或拐角接触的部分中的电场集中的半导体器件。即，可以避免栅电极和η型GaN基漂移层彼此面对而脊或拐角夹在它们之间、并由此容易造成放电的结构。还稍微增加了栅电极的端部和漏电极之间的距离。该制造方法在形成栅电极的步骤之前或之后，可以进一步包括形成场板电极使得覆盖再生长层的底部并且使得离开栅电极的步骤。根据该方法，也可以很容易制造具有良好击穿电压特性的半导体器件。在形成场板的步骤中，在形成场板电极之前，可以形成绝缘膜以便覆盖在生长层的底部和栅电极的终止部分，并且然后可以在绝缘膜上形成场板电极。根据该方法，可以容易地制造击穿电压特性进一步稳定的半导体器件。本发明的有利效果根据本发明的半导体器件，在具有开口且在开口中包括沟道和栅电极的垂直型半导体器件中，可以提高截止状态下的击穿电压特性。


图1是示出根据本发明的第一实施例的垂直型GaN基FET (半导体器件)的截面图(沿着图2的线1-1的截面图)。图2是图1中的垂直型GaN基FET的平面图。图3是示出制造图1中的垂直型GaN基FET的方法的图，该图示出已经在包括与支撑衬底欧姆接触的GaN层的衬底上形成了包括直到接触层的外延堆叠层的状态。图4是示出已经通过蚀刻形成了开口的状态的图。图5Α是示出在通过RIE形成开口的阶段已经形成抗蚀剂图案的状态的图。图5Β是示出在通过RIE形成开口的阶段通过进行离子照射向下蚀刻了堆叠层并扩充了开口(造成后退)的状态的图。图6是示出已经在开口中形成再生长层的状态的图。图7是示出已经在再生长层上生长了绝缘层的状态的图。图8是属于本发明的第一实施例的半导体器件的截面图，其是对图1中半导体器件的修改。图9是示出根据本发明的第二实施例的垂直型GaN基FET (半导体器件)的截面图。
图10是属于本发明的第二实施例的半导体器件的截面图，其是对图9中半导体器件的修改I。图11是属于本发明的第二实施例的半导体器件的截面图，其是对图9中半导体器件的修改2。参考标记列表IGaN 衬底4rT型GaN漂移层6p型GaN势垒层7n+型GaN接触层9绝缘层10半导体器件(垂直型GaN基FET)12栅极布线13栅极焊垫15GaN基堆叠层22GaN电子漂移层26AlGaN电子供应层

27再生长层28开口28a开口的壁表面28b开口的底部31场板电极33绝缘膜D漏电极f拐角和栅电极的终止部分之间的距离G栅电极ge栅电极在底部侧上的终止部分K开口的脊或拐角Ml抗蚀剂图案S源电极
具体实施例方式(第一实施例)图1是根据本发明的第一实施例的垂直型GaN基FET (半导体器件)10的截面图。垂直型GaN基FETlO包括导电GaN衬底I和外延生长在GaN衬底I上的n_型GaN漂移层4/p型GaN势垒层6/n+型GaN接触层7。n_型GaN漂移层4/p型GaN势垒层6/n+型GaN接触层7连续形成，以组成GaN基堆叠层15。取决于GaN衬底I的类型，由AlGaN层或GaN层构成的缓冲层可以插在GaN衬底I和n_型GaN漂移层4之间。GaN衬底I可以是包括与支撑衬底欧姆接触的GaN层。替代地，如上所述，通过移除具有与GaN衬底等的厚度对应厚度的部分，可以仅留下薄GaN层作为以产品形式用于外延生长GaN基堆叠层的基底膜。GaN衬底、包括与支撑衬底欧姆接触的GaN层的衬底、以产品形式留作基底的薄GaN层等，可以简称为GaN衬底。 在本实施例中，ρ型GaN势垒层6用作ρ型GaN基势垒层，但是可以使用P型AlGaN层。关于组成GaN基堆叠层15的其它层，如果需要，可以使用其它GaN基半导体层代替GaN层。在GaN基堆叠层15中，形成开口 28，使得从η.型GaN接触层7穿透ρ型GaN势垒层6，并到达η_型GaN漂移层4。开口 28由壁表面(侧表面)28a和底部28b限定。外延生长再生长层27，使得覆盖开口 28的壁表面28a和底部28b以及GaN基堆叠层15的顶层(η.型GaN接触层7)。再生长层27由绝缘GaN (i型GaN)电子漂移层22和AlGaN电子供应层26组成。由AlN等构成的中间层可以插在i型GaN电子漂移层22和AlGaN电子供应层22之间。源电极S位于GaN基堆叠层15上，使得电连接到再生长层27、n+型接触层7和ρ型GaN势垒层6。在图1中，源电极S向下延伸，并且具有与再生长层27和η+型接触层7接触的侧表面和与P型GaN接触层7接触的端部。由此，建立了电连接。漏电极D位于GaN衬底I的底表面上。绝缘层9位于栅电极G的下面，使得覆盖再生长层27。设置绝缘层9，以便减小当正电压施加到栅电极时产生的栅极泄漏电流，这允许高电流操作。由于阈值电压可以在正方向上进一步偏移，容易实现常关(normally-off)。注意绝缘层9不是必需设置的。在导通状态下，在再生长层27中，在i型GaN电子漂移层22和AlGaN电子供应层26之间的界面附近的位置处，在i型GaN电子漂移层22中产生了二维电子气(2DEG)。例如，由于晶格常数差异造成的自然极化和压电极化，这种二维电子气产生在i型GaN电子漂移层22和AlGaN电子供应层之间的界面附近的位置处的i型GaN电子漂移层22中。电子通过二维电子气和n_型GaN漂移层4从源电极S流到漏电极D。由于再生长层27中的i型GaN电子漂移层22和AlGaN电子供应层26是在同一生长腔中连续生长的，所以界面处的杂质能级密度等可以降低到低值。因此，在低导通电阻的情况下，可以造成高电流(每单位面积)流动，同时具有通过形成开口 28使高电流在厚度方向上流动的结构。本实施例的特征是栅电极G的形状。栅电极G覆盖再生长层27的壁表面的一部分，该部分具有与P型GaN势垒层6的厚度对应的长度，并且终止在壁表面上的位置处，该位置离开覆盖开口的底部28的再生长层27的底部。终止部分ge是栅电极在开口 28中的端部。在图1中，终止部分ge离开口 28的底部28b和壁表面28a彼此交叉的脊(图1中的拐角)K的距离为f。当使用截面图描述时，脊部被称为拐角K。严格意义上，应该说距离f是从与绝缘层9的拐角K对应的位置测量的。然而，绝缘层的存在仅提供很小的差异。当没有施加大的影响时，在没有区分开口 28的拐角K和绝缘层9的拐角K的情况下，进行描述。而且在除了关于距离f的描述之外的描述的情况下，除非出现问题，否则开口 28的拐角不与再生长层27或绝缘层9与开口 28的拐角接触的部分中的拐角K区分。如上所述，在截止状态下，几百伏至一千几百伏的高压被施加在保持地电位的源电极S和漏电极D之间。为了打开和关闭沟道，在截止状态下，栅电极保持在负几伏，诸如-5V。在截止状态下，栅电极具有最小电位。具有开口的现有垂直型半导体器件具有栅电极G以连续方式完全覆盖开口 28的底部28b和壁表面28a的结构。在这种结构中，在电位的边界条件下，在n_型GaN漂移层4与脊或拐角K接触的部分中产生高电场集中。在这种现有半导体器件中，栅电极具有从内部适合脊或拐角的突出部分。在n_型GaN漂移层4从外部与拐角K接触的部分中，在从外部朝向拐角K的内部的方向上，电力线变密，并且由此密集的电力线在拐角K中流动。因此，在n_型GaN漂移层4与栅电极G具有最小电位的突出部分接触的部分中产生高电场集中。由于该电场集中，这部分中的P型GaN势垒层6可能被损坏。根据本实施例的半导体器件10的栅电极G终止在开口 28的壁表面28a上的位置处，并且终止部分ge离拐角K的距离为f。换句话说，最小电位保持部件离拐角K距离至少是f。在本实施例中，用作最小电位保持部件的栅电极G不具有从内部适合拐角K的突出部分，并且在离拐角K距离为f的位置处具有终止部分ge。通过提供距离f，充分减小了在n_型GaN漂移层4与拐角接触的部分中的电场集中。结果，在n_型GaN漂移层4与脊或拐角K接触的部分中没有产生高电场集中，并且由此不容易发生由高电压造成的电介质击穿。p型GaN势垒层6的p型杂质浓度可以是大约lX1017(lE17)cnT3至1X1019(1E19)cnT3。p型杂质可以是在GaN基半导体中形成受主的杂质,诸如Mg。p型GaN势鱼层6的厚度，例如，取决于n_型GaN漂移层的厚度，并且由此，不能以一般方式确定厚度范围。然而，在许多器件中经常使用的典型厚度是大约0.3 y m至I y m。如果厚度小于0.3 y m，则不能充分得到击穿电压特性和夹断特性，并且由此0.3pm可以设定为厚度的下限。如果具有大约0.3 ii m至I ii m厚度的p型GaN势垒层6具有非常高的Mg含量，则发生向着p型GaN势垒层6的端面的直线运动，这会对沟道产生不利影响(增加了导通电阻)。在沟道关断期间还降低P型GaN势垒层6和n_型GaN漂移层之间的pn结处的反向电压特性(击穿电压特性)。n+型GaN接触层7的厚度可以是大约0.1 ii m至0.6 ii m。n+型GaN接触层7的长度可以是0.5 ii m或更大且5 ii m或更小。图2是图1中示出的垂直型GaN基半导体器件10的平面图，并且图1是沿着图2的线1-1的截面图。参考图2，开口 28具有六边形形状，并且栅电极G的终止部分ge具有六边形形状，并且开口 28周围的区域基本被源电极S覆盖，同时源电极S不与栅极布线12重叠。从而，形成了最密堆积结构(蜂巢结构)，并且由此每单位面积栅电极具有长周长。通过使用这种形状，还可以降低导通电阻。电流从源电极S流动，并且直接进入生长层27中的沟道(电子漂移层22)，或者通过n+型GaN接触层7。然后，电子通过n_型GaN漂移层4流到漏电极D。为了防止源电极S及其布线妨碍包括栅电极G、栅极布线12和栅极焊垫13的栅极结构，源极布线设置在层间绝缘层(未示出)上。通孔形成在层间绝缘层中，并且包括通过填充该通孔获得的导电部分的源电极S被电连接到层间绝缘层上的源极导电层(未示出)。结果，包括源电极S的源极结构可以具有低电阻和高迁移率，这适合于高功率器件。通过密集布置细长的开口，代替使用六边形的蜂巢结构，也可以增加每单位面积开口周长。从而，可以提高电流密度。在这种情况下，栅电极G的终止部分g6也位于壁表面上，并且具有与细长开口平行延伸的形状。将描述根据本实施例的半导体器件10的制造方法。如图3所示，在对应上述GaN衬底的GaN衬底I上生长包括n_型GaN漂移层4/p型GaN势垒层6/n+型GaN接触层7的堆叠层15。GaN基缓冲层(未示出)可以插在GaN衬底I和n_型GaN漂移层4之间。
例如，通过金属有机物化学气相沉积(M0CVD)，可以形成上述层。通过利用MOCVD进行生长，可以形成具有良好结晶度的堆叠层。在通过利用MOCVD在导电衬底上生长氮化镓膜形成GaN衬底I的情况下，使用三甲基镓作为镓原料。高纯度氨被用作氮原料。纯氢被用作载气。高纯度氨的纯度为99.999%或更高，并且纯氢的纯度为99.999995%或更高。氢基硅烷可以被用作用于η型掺杂剂(施主)的Si原料；环戊二烯基镁可以被用作用于ρ型掺杂剂(受主)的Mg原料。具有两英寸直径的导电GaN衬底被用作导电衬底。在氨和氢的气氛中，在100Torr、1030°C下清洗衬底。随后，温度升高到1050°C，在V /III比为1500、200Torr下生长氮化镓层，V / III比是氮原料和镓原料的比率。在导电衬底上形成GaN层的方法不仅用来形成GaN衬底1，还用来在GaN衬底I上生长堆叠层15。通过使用上述方法，可以在GaN衬底I上依次生长n_型GaN层漂移层4/p型GaN势垒层6/n+型GaN接触层7。随后，如图4所示，通过反应离子蚀刻(RIE)形成开口 28。如图5A和5B所示，在外延层4、6和7的顶上形成抗蚀剂图案Ml。然后通过RIE蚀刻抗蚀剂图案Ml，使抗蚀剂图案Ml后退，以便扩充开口，以形成开口 28。在该RIE过程中，开口 28的倾斜表面，即，堆叠层15的端面，通过遭受离子照射而被损伤。在损伤部分中，例如，形成了悬挂键和晶格缺陷的高密度区域。源自RIE装置或未指定源的导电杂质到达损伤部分，由此产生富集。损伤部分的形成造成漏极泄漏电流增加，由此需要进行修复。当以特定水平包含氢和氨时，在下面描述的生长再生长层27期间，可以实现关于悬挂键等的修复和杂质的移除和钝化。随后，移除抗蚀剂图案M1，并清洗晶片。将晶片插入MOCVD设备，并且如图6所示，生长包括由未掺杂的GaN构成的电子漂移层22和由未掺杂的AlGaN构成的电子供应层26的再生长层27。在生长未掺杂的GaN层22和未掺杂的AlGaN层26时，在(NH3+H2)的气氛中进行热清洗，并且然后在引入(NH3+H2)的同时提供有机金属材料。在形成再生长层27之前或形成再生长层27时的热清洗中，允许进行关于损伤部分的修复和导电杂质的移除和钝化。随后，将晶片从MOCVD设备取出，并如图7所示生长绝缘层9。然后，如图1所示，通过光刻和离子束沉积，分别在外延层的顶表面上和GaN衬底I的底表面上形成源电极S和漏电极D。在形成栅电极G时，可以在开口 28中形成覆盖开口的底部28b和拐角K的抗蚀剂图案。由此，可以形成栅电极G，使得栅电极G的终止部分ge位于开口的壁表面28a上的区域内，即，终止部分ge离拐角K距离为f。<图1的半导体器件的修改>图8示出了根据本发明的实施例的半导体器件10，它是第一实施例的修改。与图1中的半导体器件不同，在该修改中，没有在栅电极G的下面设置覆盖生长层27的绝缘层。即使没有设置绝缘层，通过在离开口底部28b距离f的位置处终止栅电极G，也可以避免n_型GaN漂移层4与拐角K接触的部分中的介质击穿。(第二实施例)图9是示出根据本发明的第二实施例的半导体器件的图。该实施例的特征是:在开口的底部28b和拐角K上设置了场板电极31。场板电极31可以固定为地电位或不固定。场板电极的存在中断了用作最小电位保持部件的栅电极，以使电位分布均匀。由此，可以防止由于一般或意外因素在n型GaN基漂移层中造成局部电场集中。当设置了场板电极31和栅电极G时，顺序形成各个抗蚀剂图案，以确保场板电极31和栅电极G之间的距离f。其它结构和效果与第一实施例中的相同。〈图9中半导体器件的修改I和2>图10示出了根据本发明的实施例的半导体器件10，它是图9中半导体器件的修改
1。在该修改I中，场板电极31局部设置在开口的拐角K处。场板电极31仅设置在产生最高电场集中的部分中。大体上，通过利用面积比图9中的半导体器件的场板电极面积小的场板电极31，可以产生提高击穿电压特性的同样效果。图11示出了根据本发明的实施例的半导体器件10，它是图9中半导体器件的修改
2。在该修改2中，设置了场板电极31，同时具体地在栅电极G和场板电极31之间，提供了绝缘膜33。结果，在栅电极G与场板电极31绝缘的同时，拐角K处和栅电极G的端部处的n-型GaN漂移层4不容易经受介质击穿。在第二实施例及其修改中，也可以省略形成绝缘层9。本发明的上述实施例中公开的结构仅仅是实例，并且本发明的范围并不限于这些实施例。本发明的范围由附属权利要求来定义，因此落入权利要求及其等价物的范围内的所有改变都被权利要求包含。工业适用性根据本发明的半导体器件等，在具有开口的垂直型半导体器件中，通过限制栅电极的形状和布置，可以提高截止状态下的击穿电压特性。此外，通过在开口的底部中设置场板电极，而该底部至少包括拐角，可以中断最小电位保持部件的栅极电位，并且可以稳定地实现击穿电压特性。
权利要求
1.一种垂直型半导体器件，包括具有开口的GaN基堆叠层， 所述GaN基堆叠层向顶层侧依次包括n型GaN基漂移层/p型GaN基势垒层/n型GaN基接触层，所述开口从顶层延伸并到达所述n型GaN基漂移层，所述半导体器件包括: 再生长层，所述再生长层被定位为覆盖所述开口的壁表面和底部，所述再生长层包括电子漂移层和电子供应层； 源电极，所述源电极与所述开口周围的所述n型GaN基接触层和所述再生长层接触；以及 栅电极，所述栅电极被定位在所述再生长层上， 其中所述栅电极覆盖所述再生长层的壁表面的一部分，所述部分具有与所述P型势垒层的厚度对应的长度，并且所述栅电极终止在壁表面上的下述位置处，所述位置离开覆盖所述开口的底部的所述再生长层的底部。
2.根据权利要求1所述的半导体器件，进一步包括在所述再生长层的底部中的场板电极，所述场板电极被定位为覆盖至少所述再生长层的壁表面和底部彼此交叉处的脊。
3.根据权利要求1或2所述的半导体器件，进一步包括设置在所述再生长层的底部和所述场板电极之间的绝缘膜。
4.根据权利要求1至3中的任何一项所述的半导体器件，进一步包括设置在所述再生长层上和所述栅电极下面的绝缘层。
5.一种制造垂直型GaN基半导体器件的方法，包括: 在n型GaN基漂移层上形成p型GaN基势垒层的步骤； 在所述P型GaN基势鱼层上形成n型GaN基接触层的步骤； 通过蚀刻，形成从顶层延伸并且到达所述n型GaN基漂移层的开口的步骤； 外延生长再生长层使其覆盖所述开口的壁表面和底部的步骤，所述再生长层包括电子漂移层和电子供应层； 在所述开口周围形成源电极使其与所述n型GaN基接触层和所述再生长层接触的步骤；以及 在所述再生长层上形成栅电极的步骤， 其中，在形成所述栅电极的步骤中，所述栅电极被形成为覆盖所述再生长层的壁表面的一部分，所述部分具有与所述P型GaN基势垒层的厚度对应的长度，并且使得所述栅电极终止在所述壁表面上的下述位置处，所述位置离开所述再生长层的底部。
6.根据权利要求5所述的制造半导体器件的方法，进一步包括:在形成所述栅电极的步骤之前或之后，形成场板电极使其覆盖所述再生长层的底部并且使其离开所述栅电极的步骤。
7.根据权利要求6所述的制造半导体器件的方法，其中，在形成所述场板的步骤中，在形成所述场板电极之前形成绝缘膜使其覆盖所述再生长层的底部和所述栅电极的终止部分，并且然后在所述绝缘膜上形成所述场板电极。
全文摘要
本发明的目的是提高具有开口并且在开口中设置有由二维电子气形成的沟道的垂直型半导体器件的耐压特性。该垂直型半导体器件设置有具有开口(28)的GaN基堆叠层(15)，并且GaN基堆叠层(15)设置有n型GaN基漂移层(4)/p型GaN基势垒层(6)/n型GaN基接触层(7)，并且该垂直型半导体器件设置有以覆盖开口方式的再生长层(27)，其包含电子漂移层(22)和电子供应层(26)；源电极(S)；和位于再生长层上的栅电极(G)。栅电极(G)覆盖具有与p型GaN基势垒层的厚度范围对应的长度的部分，并且终止在壁表面上离开再生长层的底部的位置处。
文档编号H01L29/41GK103189993SQ201180052308
公开日2013年7月3日 申请日期2011年10月5日 优先权日2010年11月8日
发明者冈田政也, 木山诚, 斋藤雄, 八重樫诚司, 横山满德, 井上和孝 申请人:住友电气工业株式会社