专利名称：使用漂浮导体的hv互连解决方案的制作方法
技术领域：
本发明涉及一种半导体器件，更具体的，本发明涉及一种使用漂浮导体的HV互连解决方案。
背景技术：
一般将超高压(UHV)金属氧化物半导体(MOS)器件制造成具有共平面的漏极和源极区域。在UHV MOS器件中发现的常见问题是很难提高击穿电压。这不仅限制了 UHV MOS 器件的应用，而且也不利地影响了 UHVMOS器件的可靠性。在UHV MOS器件的一个应用中，UHV MOS器件用于形成产生高电压的电平转换器。 例如，可以将高电压提供给高边栅极驱动器，该高边栅极驱动器可以在O到600V之间的压力范围内运行。因此，电平转换器通过提高低源极电压(例如5V)需要产生高达600V的电压。在这个电路中，整个电路的击穿电压不仅取决于各个UHV MOS器件的击穿电压，而且取决于用于传导高电压的互连结构的击穿电压。
发明内容
针对现有技术中的缺陷，本发明提供了一种器件，包括半导体衬底；在所述半导体衬底中的第一重掺杂区域和第二重掺杂区域；绝缘区域，至少一部分所述绝缘区域位于所述半导体衬底中，其中所述绝缘区域邻近所述第一重掺杂区域和所述第二重掺杂区域； 栅极绝缘层，所述栅极绝缘层位于所述半导体衬底上方并且包括位于一部分所述绝缘区域上方的部分；栅极，位于所述栅极绝缘层上方；漂浮导体，所述漂浮导体位于所述绝缘区域的上方并且与所述绝缘区域垂直地重叠；以及金属线，所述金属线包括位于所述漂浮导体上方并且与所述漂浮导体垂直地重叠的部分，其中所述金属线与所述第二重掺杂区域连接并且承载所述第二重掺杂区域的电压。根据本发明所述的器件，其中所述第一重掺杂区域和所述第二重掺杂区域是相同的导电类型，并且其中所述第一重掺杂区域和所述第二重掺杂区域是各个高压MOS器件的源极和漏极，所述高压MOS器件包括所述栅极和所述第一重掺杂区域以及所述第二重掺杂区域。根据本发明所述的器件，其中所述第一重掺杂区域和所述第二重掺杂区域是相反的导电类型，并且其中所述栅极与所述第一重掺杂区域电连接。根据本发明所述的一种器件，包括高压金属氧化物半导体(HVMOS);漂浮导体， 所述漂浮导体位于所述漏极绝缘区域上方并且与所述漏极绝缘区域垂直地重叠；以及金属线，所述金属线包括位于部分所述漂浮导体上方并且与所述部分所述漂浮导体垂直地重叠的部分，其中所述金属线与所述漏极连接并且承载所述漏极的电压；所述高压金属氧化物半导体包括源极和漏极；邻近所述漏极的漏极绝缘区域；以及栅极，所述栅极邻近所述源极并且包括延伸到部分所述漏极绝缘区域上方的部分。根据本发明所述的器件，其中所述漏极绝缘区域形成包围所述漏极的第一环，并且所述漂浮导体形成位于所述第一环上方的第二环。 根据本发明所述的器件，其中所述漂浮导体包括多晶硅。根据本发明所述的器件，其中所述漂浮导体包括金属，并且所述漂浮导体位于比所述栅极高一水平的金属层中。根据本发明所述的器件，还包括多个位于所述漏极绝缘区域上方并且与所述漏极绝缘区域垂直地重叠的漂浮导体，所述多个漂浮导体互相电绝缘。根据本发明所述的器件，其中所述多个漂浮导体之间的间隔基本上等于所述各个器件的形成技术所允许的最小间隔。根据本发明所述的器件，其中所述漂浮导体的宽度基本上等于所述各个器件的形成技术所允许的最小宽度。根据本发明所述的器件，其中所述栅极形成环。根据本发明所述的ー种器件，包括高压ニ极管；漂浮导体，所述漂浮导体位于所述漏极绝缘区域的上方并且与所述漏极绝缘区域垂直地重叠；以及金属线，所述金属线包括位于一部分所述漂浮导体上方并且与该部分所述漂浮导体垂直地重叠的部分，其中所述金属线与高压器件连接并且接收来自所述高压器件的高电压；所述高压ニ极管包括P_型的源极和n-型的漏极；邻近所述漏极的漏极绝缘区域；以及栅极，所述栅极邻近所述源极并且包括延伸到一部分所述漏极绝缘区域上方并且与该部分所述漏极绝缘区域垂直地重叠的部分，其中所述栅极与所述源极电连接。根据本发明所述的器件，其中所述高压器件是高压MOS器件，而且其中所述金属线与所述高压MOS器件的漏极连接，并且所述金属线具有与所述高压MOS器件的漏极基本相同的电压。根据本发明所述的器件，其中所述金属线还进一歩与所述高压ニ极管的所述漏极连接。根据本发明所述的器件，其中所述漏极绝缘区域形成包围所述漏极的第一环，而且所述漂浮导体形成位于所述第一环上方并且与所述第一环垂直地重叠的第二环。根据本发明所述的器件，其中所述漂浮导体包括多晶硅。根据本发明所述的器件，其中所述漂浮导体包括金属。根据本发明所述的器件，还包括多个位于所述漏极绝缘区域上方并且与所述漏极绝缘区域垂直地重叠的漂浮导体，而且所述漂浮导体互相电绝缘。根据本发明所述的器件，其中所述多个漂浮导体的宽度基本上等于所述各个器件的形成技术所允许的最小宽度，而且其中所述多个漂浮导体的间隔基本上等于所述各个器件的形成技术所允许的最小间隔。根据本发明所述的器件，其中所述栅极形成环。
为了更完全地理解实施例及其优点，现在将结合附图所进行的以下描述作为參考，其中图I示出方框图，该方框图示出被设置成提供高电压的半桥式电路；图2示意性地示出超高压(UHV)MOS器件和高边栅极驱动器的高边控制部分的顶视图，其中漂浮导体形成在漏极绝缘区域上方；图3A到图3C示出如图2所示的UHV MOS器件的横截面视图。图4和图5根据各种可替换的实施例，示出UHV MOS器件的顶视图；图6A到图6C示出如图2所示的高边控制部分的横截面视图；以及图7根据可替换的实施例示出高边控制部分的顶视图。
具体实施例方式下面，详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
根据实施例提供了一种新颖的高压互连结构。然后讨论了实施例的变化和操作。 在所有的各种视图和示意性实施例中，相同的附图编号用于标示出相同的元件。图I示出了用于产生超高压的超高压(UHV)发生电路10，超高压可以是约600V或甚至600V以上，尽管超高压也可以更低。UHV发生电路10包括UHV MOS器件20 (表示为 20A和20B)，UHV MOS器件20可以是例如横向扩散MOS (LDMOS)器件。UHV MOS器件20可以是不对称的器件，其源极端和漏极端具有不对称的结构。可选地，UHV MOS器件20可以是对称的器件，其源极端具有与各自的漏极端对称的结构。UHVMOS器件20是电平转换器的一部分，电平转换器被配置成提高低电源电压VI，低电源电压Vl可以是例如5V。例如，UHV MOS器件20的漏极上得到的漏极电压可以高达600V。提供高漏极电压给高边栅极驱动器 22。将超高压(UHV)发生电路10配置成输出电压Vout，当电压Vs在OV和600V之间变化时，输出电压Vout在OV和20V之间变化。UHV发生电路10还包括高边控制部分24，高边控制部分24包括可以保持由电平转换器提供的UHV的高压二极管。高边栅极驱动器22中的器件(例如驱动器电路)可以形成在由高边控制部分24包围的区域中。将电平转换器产生的UHV通过高压(HV)互连30提供给高边栅极驱动器22，高压(HV)互连30包括金属线。因此，HV互连30穿过高边控制部分24。图2示出UHV MOS器件20，高边控制部分24，和HV互连30的示意性顶视图，HV互连30用于将UHV MOS器件20产生的高电压传导到被高边控制部分24包围的区域213中。 UHV MOS器件20包括源极110，漏极112，栅极114，和漏极绝缘区域116。源极110和漏极 112可以掺杂P-型或η-型杂质，取决于UHV MOS器件20的导电类型。在实施例中，源极 110和漏极112是η-型重掺杂区域，例如，η-型杂质浓度可以是在约1019/cm3到约1021/cm3 之间。另外，漏极绝缘区域116可以是包括氧化硅的场氧化区(氧化硅可以通过硅的热氧化形成)，或可以是浅沟槽隔离(STI)区。在实施例中，形成环的漏极绝缘区域116包围漏极112。源极110可以再进一步包围漏极绝缘区域116，源极110可以也形成环或部分环。栅极114的向内部份(其位于源极110形成的环的内侧上)与漏极绝缘区域116的外侧部分垂直地重叠(直接位于漏极绝缘区域116的外侧部上方)。栅极114形成环。金属线和通孔(未示出)可以形成在栅极 114上方并且与栅极114连接。金属线和通孔中形成了间隙117。换句话说，没有金属线和通孔形成在间隙117中，而在间隙117外部可以形成金属线和通孔。HV互连30与漏极112 连接，并且在间隙117之上通过和与间隙117垂直地重叠。HV互连30与栅极114垂直地重叠。多个漂浮导体32 (也表示为32A)直接形成在漏极绝缘区域116的上方并且与漏极绝缘区域116垂直地重叠(也參考图3A到3C)。漂浮导体32A可以不与各自管芯中的任何器件连接并且不与电接地连接，因此在UHV MOS器件20的运行过程中漂浮导体32A是电漂浮的。在实施例中，如图2所示，漂浮导体32A形成多个环，这些环可以是具有共同中心的同心环，该共同中心与漏极112的中心重叠。在可替换的实施例中，漂浮导体32可以具有其他图案。例如，如图5所示，漂浮导体32可以形成平行的直线。高边控制部分24可以也形成MOS结构，该MOS结构包括源极210，漏极212，栅极214，和漏极绝缘区域216。源极210可以掺杂P-型杂质，而漏极212可以掺杂n_型杂质，尽管导电类型也可以被反转。源极210和栅极214是互连的(參考图6A到6C)，因此高边控制部分24形成ニ极管。同样地，漏极隔离区域216可以是场氧化区或STI区，并且可以与漏极绝缘区域116同时形成。在实施例中，形成环的漏极绝缘区域216包围漏极212。被漏极绝缘区域216包围的区域213可以用于形成器件，例如高边栅极驱动器22(图I)的驱动器。另外，漏极212可以与漏极绝缘区域216间隔分离。漏极绝缘区域216可以进一歩被源极210包围，源极210可以形成环或部分环。栅极214的向内部分直接位于漏极隔离区域216的向外部分的上方并且与漏极隔离区域216的向外部分重叠。栅极214形成环。金属线和通孔(未示出)可以形成在栅极214上方并且与栅极214连接。金属线和通孔具有间隙217。换句话说，没有金属线和通孔形成在间隙217中，而在间隙217外面，可以形成金属线和通孔。HV互连30连接漏极112和212，并且在间隙217上方通过和与间隙217垂直地重叠。HV互连30可以与栅极214垂直地重叠。多个漂浮导体32 (也表示为32B)直接形成在漏极绝缘区域216的上方并且与漏极绝缘区域216垂直地重叠(也參考图6A到6C)。漂浮导体32B可以不与各自管芯中的任何器件电连接，因此在UHV MOS器件20的运行过程中漂浮导体32B是电漂浮的。在实施例中，如图2所示，漂浮导体32B形成多个环，这些环具有互相平行的部分。在可替换的实施例中，漂浮导体32B可以形成其他图案，例如，与图5中的漂浮导体32A相同的平行直线。图3A示出图2所示结构的一部分的横截面视图，其中横截面视图由图2中的平面截线3A/3B-3A/3B获得。源极110和漏极112可以形成在衬底108中。没有示出额外的区域例如高压P阱和高压n阱，尽管它们也可以存在在源极110，漏极112，和漏极绝缘区域116下面。在示出的平面中，漂浮导体32A(也表示为32A1)包括多个可以与栅极114同时形成的虚拟栅极电扱。在实施例中，漂浮导体32A1和栅极114由多晶硅形成，因此漂浮导体32A1也称为漂浮多晶线。介电层34A可以在漂浮导体32A1的下方形成，其中介电材料34A可以与栅极绝缘层118同时形成并且包括与栅极绝缘层118相同的材料。在实施例中，介电层34A和栅极绝缘层118由氧化硅形成。 根据可替换的实施例，图3B也示出图2中所示结构的一部分的横截面视图，其中横截面视图由图2中的平面截线3A/3B-3A/3B获得。漂浮导体32A(表示为32A2)是漂浮金属线的形式。在实施例中，漂浮金属线32A2作为各自的管芯的互连结构的一部分形成在金属层中。漂浮金属线32A2可以比HV互连30的金属层低ー个或多个金属层。另外，漂浮金属线32A2延伸到直接位于至少一部分HV互连30 (标记为30A)的下面并且与至少一部分HV互连30重叠。HV互连30可以与漏极112电连接，因此是HV-传输金属线。在实施例中，HV互连30包括位于第二金属线(M2)中的金属线部分30A，因此漂浮金属线32A2在第一金属线(M1，其是底部金属层)中，第一金属线直接位于介电层(层间电介质(ILD))的上方。在可替换的实施例中，金属线部分30A可以在比M2高的金属层中，而且可以在第三金属层(M3，未示出)，第四金属层(M4，未示出)等中。另外，漂浮金属线32A2可以形成在一个，一些，或所有位于金属线部分30A下面的金属层中。尽管图中未示出，钝化层可以形成在HV互连30的上方。
图3A和图3B中示出的漂浮导体32可以是高密度。在实施例中，漂浮导体32的宽度Wl与各自的管芯/晶圆形成技术所允许的最小宽度相比，小于该最小宽度的两倍，或可以基本上等于该最小宽度。例如，在O. 5μπι技术中，对于多晶硅线最小宽度可以是约 O. 5 μ m,而对于金属层Ml中的金属线,最小宽度是约O. 6 μ m。同样,漂浮导体32之间的间隔SI与各自的管芯/晶圆形成技术所允许的最小间隔(由最小规则规定的)相比，可以小于该最小间隔的两倍，或可以基本上等于该最小间隔。例如，在O. 5 μ m技术中，对于多晶娃线最小间隔SI可以是约O. 6 μ m，而对于金属层Ml中的金属线，最小间隔SI是约O. 6 μ m。 漂浮导体32和栅极114之间的间隔S2，漂浮导体32和漏极112 (或HV互连30的各自的垂直的部分30B)之间的间隔S3可以小于最小间隔的两倍，或可以基本上等于最小间隔。小宽度Wl和小间隔SI，S2和S3有利于提高各自的UHV MOS器件20和高边控制部分24的击穿电压，因此有利于提高HV互连30的击穿电压。在各种其他实施例中，也如图3B中所示，漂浮导体30包括漂浮多晶线32A1和漂浮金属线32A2两者。在实施例中，漂浮金属线32A2覆盖在漂浮多晶线32A1之间的间隔上并且与漂浮多晶线32A1之间的间隔垂直地重叠，而且漂浮多晶线32A1可以覆盖在漂浮金属线32A2之间的间隔上并且与漂浮金属线32A2之间的间隔垂直地重叠。在可替换的实施例中，漂浮金属线32A2和漂浮多晶线32A1可以部分地，或完全地重叠。在漂浮多晶线32A1 和漂浮金属线32A2两者都存在的实施例中，图2中的顶视图可以代表漂浮多晶线32A1和 /或漂浮金属线32A2。图3C示出图2所示结构的横截面视图,该横截面视图从图2中的平面截线3C-3C 处获得。该实施例与图3A示出的实施例相似。同样地，漂浮多晶线32A1和/或漂浮金属线32A2可以形成在该平面中并且与漏极绝缘区域116垂直地重叠。在实施例中，如图3C 所示，漏极112可以与多晶硅线(其直接位于漏极绝缘区域116上方)连接以有助于释放电场。在一些实施例中，漂浮导体30分布在几乎所有的位于漏极绝缘区域116上方的可用间隔上方。图4根据可替换的实施例示出电路结构，其中漂浮导体30形成在直接位于HV 互连30的金属线部分30A下面的区域中或邻近的区域中，并且不形成在远离金属线30A的区域中。例如，在图4的示例性实施例中，漂浮导体30接近间隙117形成，而不形成在其他区域中，例如不形成在位于漏极112相反端的区域中。在示出的实施例中，由漏极绝缘区域 116形成的环的一半或一半以上(例如四分之三)部分的上方分布有漂浮导体32A，而漏极绝缘区域116的剩余部分的上方没有分布漂浮导体32A。图6A示出图2所示高边控制部分24的横截面视图，该横截面视图从图2的平面截线6A/6B-6A/6B处获得。示出的部分包括重掺杂P+源极210和重掺杂N+漏极212。在实施例中，漂浮导体32B包括漂浮多晶线32B1，该漂浮多晶线32B1直接形成在漏极绝缘区域216上方，并且与漏极绝缘区域216垂直地重叠。漂浮导体32B I可以与漂浮导体32A1 (图3A)和栅极214同时形成，因此由与漂浮导体32A1 (图3A)和栅极214相同的材料形成。关于漂浮导体32B1的细节，例如各自的宽度Wl，间隔S1，S2，和S3，以及密度和各自的分布可以基本上与图3A示出的漂浮导体32A1的细节相同。
图6B示出根据可选的实施例的横截面视图，其中该横截面视图也从图2的平面截线6A/6B-6A/6B处获得。在该实施例中，漂浮导体32B包括漂浮金属线32B2，该漂浮金属线32B2直接形成在漏极绝缘区域216上方，并且与漏极绝缘区域216垂直地重叠。除了漂浮金属线32B2，也可以形成漂浮多晶线32B1。漂浮多晶线32B1和漂浮金属线32B2的说明和细节可以分别与漂浮多晶线32A1和漂浮金属线32A2(图3B)基本相同，因此这里不再重复。栅极214与源极210电连接，其中可以通过接触插件和金属线(未示出)连接。图6C示出图2所示高边控制部分24的横截面视图，该横截面视图从图2的平面截线6C-6C处获得。栅极214延伸到该平面中。如图所示，栅极214通过金属线和通孔与源极210电连接，因此单个的高边控制部分24包括ニ极管，其中源极210形成阳极的一部分，而漏极212形成阴极的一部分。在实施例中，ニ极管包括位于源极210下面的HV p阱240和位于漏极212下面的HV n阱242，这些阱形成p-n结。本领域的技术人员应该意识到该ニ极管可以具有各种其他的设计。栅极214与漏极绝缘区域216部分重叠，而且栅极绝缘层218形成在栅极214下面。在实施例中，漏极212可以与多晶硅线(其直接位于漏极绝缘区域216的上方)连接以有助于释放电场。图7示出可选的实施例，其中漂浮导体32B没有形成封闭的环。反而，漂浮导体32B形成在直接位于HV互连部分30A下面的区域中和邻近的区域中，但是不形成在其他不直接位于HV互连部分30A下面的区域中。例如，漂浮导体32B可以接近间隙217形成并且形成在由栅极214形成的环中。在实施例中，通过将漂浮导体直接形成在漏极绝缘区域的上方和HV互连的下面，可以增加各个器件的击穿电压。从晶圆样品获得的试验结果表明，如果只形成UHV MOS器件20而不形成高边控制部分24，由于漂浮导体32的形成，UHV MOS器件20 (图2)的击穿电压可以从约170V增加到约820V。另外，如果器件24伴随着UHV MOS器件20进ー步形成，包括器件20和24两者的组合器件的击穿电压可以进ー步从约820V増加到约960V。根据实施例，器件包括在半导体衬底中的第一和第二重掺杂区域。至少一部分绝缘区域在半导体衬底中，其中该绝缘区域邻近第一和第二重掺杂区域。栅极绝缘层形成在半导体衬底的上方并且一部分栅极绝缘层位于一部分绝缘区域的上方。栅极形成在栅极绝缘层上方。漂浮导体位于绝缘区域上方并且与绝缘区域垂直地重叠。金属线包括位于漂浮导体上方的并且与漂浮导体垂直地重叠的一部分，其中金属线与第二重掺杂区域连接并且传输第二重掺杂区域的电压。根据其他实施例，HVMOS包括源极和漏极；邻近漏极的漏极绝缘区域；邻近源极的栅极并且栅极的一部分延伸到一部分漏极绝缘区域的上方。形成在漏极绝缘区域的上方并且与漏极绝缘区域垂直地重叠的漂浮导体。金属线包括位于一部分漂浮导体上方并且与一部分漂浮导体垂直地重叠的部分。金属线与漏极连接并且传输漏极的电压。根据又ー其他实施例，高压ニ极管包括P-型源极和n-型漏扱；邻近漏极的漏极绝缘区域；和邻近源极的栅极，该栅极包括延伸到一部分漏极绝缘区域的上方并且与一部分漏极绝缘区域垂直地重叠的部分。栅极与源极电连接。漂浮导体形成在漏极绝缘区域的上方并且与漏极绝缘区域垂直地重叠。金属线包括位于一部分漂浮导体上方并且与一部分漂浮导体垂直地重叠的部分。金属线与高压器件连接并且接收来自高压器件的高电压。尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的实施例的主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法、或步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实 施例，并且多个权利要求和实施例的组合在本发明的范围内。
权利要求
1.一种器件，包括 半导体衬底； 在所述半导体衬底中的第一重掺杂区域和第二重掺杂区域； 绝缘区域，至少一部分所述绝缘区域位于所述半导体衬底中，其中所述绝缘区域邻近所述第一重掺杂区域和所述第二重掺杂区域； 栅极绝缘层，所述栅极绝缘层位于所述半导体衬底上方并且包括位于一部分所述绝缘区域上方的部分； 栅极，位于所述栅极绝缘层上方； 漂浮导体，所述漂浮导体位于所述绝缘区域的上方并且与所述绝缘区域垂直地重叠；以及 金属线，所述金属线包括位于所述漂浮导体上方并且与所述漂浮导体垂直地重叠的部分，其中所述金属线与所述第二重掺杂区域连接并且承载所述第二重掺杂区域的电压。
2.根据权利要求I所述的器件，其中所述第一重掺杂区域和所述第二重掺杂区域是相同的导电类型，并且其中所述第一重掺杂区域和所述第二重掺杂区域是各个高压MOS器件的源极和漏极，所述高压MOS器件包括所述栅极和所述第一重掺杂区域以及所述第二重掺杂区域。
3.根据权利要求I所述的器件，其中所述第一重掺杂区域和所述第二重掺杂区域是相反的导电类型，并且其中所述栅极与所述第一重掺杂区域电连接。
4.一种器件，包括 高压金属氧化物半导体(HVMOS)，所述高压金属氧化物半导体包括 源极和漏极； 邻近所述漏极的漏极绝缘区域；以及 栅极，所述栅极邻近所述源极并且包括延伸到部分所述漏极绝缘区域上方的部分； 漂浮导体，所述漂浮导体位于所述漏极绝缘区域上方并且与所述漏极绝缘区域垂直地重叠；以及 金属线，所述金属线包括位于部分所述漂浮导体上方并且与所述部分所述漂浮导体垂直地重叠的部分，其中所述金属线与所述漏极连接并且承载所述漏极的电压。
5.根据权利要求4所述的器件，其中所述漏极绝缘区域形成包围所述漏极的第一环，并且所述漂浮导体形成位于所述第一环上方的第二环。
6.根据权利要求4所述的器件，其中所述漂浮导体包括多晶硅。
7.根据权利要求4所述的器件，其中所述漂浮导体包括金属，并且所述漂浮导体位于比所述栅极高一水平的金属层中。
8.根据权利要求4所述的器件，还包括多个位于所述漏极绝缘区域上方并且与所述漏极绝缘区域垂直地重叠的漂浮导体，所述多个漂浮导体互相电绝缘。
9.根据权利要求8所述的器件，其中所述多个漂浮导体之间的间隔基本上等于所述各个器件的形成技术所允许的最小间隔。
10.一种器件，包括 高压二极管，所述高压二极管包括 P-型的源极和η-型的漏极；邻近所述漏极的漏极绝缘区域；以及 栅极，所述栅极邻近所述源极并且包括延伸到一部分所述漏极绝缘区域上方并且与该部分所述漏极绝缘区域垂直地重叠的部分， 其中所述栅极与所述源极电连接； 漂浮导体，所述漂浮导体位于所述漏极绝缘区域的上方并且与所述漏极绝缘区域垂直地重叠；以及 金属线，所述金属线包括位于一部分所述漂浮导体上方并且与该部分所述漂浮导体垂直地重叠的部分，其中所述金属线与高压器件连接并且接收来自所述高压器件的高电压。
全文摘要
器件包括在半导体衬底中的第一和第二重掺杂区域。至少一部分绝缘区域在半导体衬底中，其中该绝缘区域邻近第一和第二重掺杂区域。栅极绝缘层形成在半导体衬底的上方并且一部分栅极绝缘层位于一部分绝缘区域的上方。栅极形成在栅极绝缘层上方。漂浮导体位于绝缘区域上方并且与绝缘区域垂直地重叠。金属线包括位于漂浮导体上方的并且与漂浮导体垂直地重叠的一部分，其中金属线与第二重掺杂区域连接并且传输第二重掺杂区域的电压。本发明还提供了使用漂浮导体的HV互连解决方案。
文档编号H01L29/41GK102623488SQ20121000817
公开日2012年8月1日 申请日期2012年1月10日 优先权日2011年1月14日
发明者杨富智, 柳瑞兴, 苏如意, 蔡俊琳, 郑志昌, 霍克孝 申请人:台湾积体电路制造股份有限公司