专利名称：未金属硅化多晶硅熔丝的制作方法
技术领域：
本公开涉及电熔丝。具体来说，本公开涉及多晶硅熔丝。
背景技术：
在半导体产业中，熔丝元件广泛用于各种用途的集成电路。借助通过电流或者熔断而断开的熔丝被称为电熔丝或e_熔丝。通过选择性地熔断具有多种潜在应用的集成电 路内的熔丝，可以经济地制造通用集成电路设计，并适用于各种用户使用。在集成电路的设计中引入熔丝，并且例如借助通过足够量的电流引起熔化或凝聚(agglomeration),选择性地熔断熔丝,从而建立电阻更大的路径或者开路。选择性熔断熔丝的工艺被称为“编程”。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种未金属硅化多晶硅熔丝，包括阳极，其中所述阳极的第一部分由自对准硅化多晶硅制成，且所述阳极的第二部分由未金属硅化多晶硅制成；阴极，其中所述阴极的第一部分由自对准硅化多晶硅制成，且所述阴极的第二部分由未金属硅化多晶硅制成；以及熔丝链；其中所述熔丝链是由未金属硅化多晶硅制成，并且其中所述熔丝链物理连接于所述阳极的所述第二部分和所述阴极的所述第二部分。在该未金属硅化多晶硅熔丝中，其中所述熔丝链的电阻处于约400 Q至约4000 Q的范围内。在该未金属硅化多晶硅熔丝中，其中所述熔丝链的宽度处于约20nm至约0. 5 ii m的范围内。在该未金属硅化多晶硅熔丝中，其中所述熔丝链的长度处于约50nm至约5iim的范围内。在该未金属硅化多晶硅熔丝中，其中从所述阳极的所述第一部分和所述第二部分之间的界面到所述熔丝链的距离处于约2nm至约600nm的范围内。在该未金属硅化多晶硅熔丝中，其中从所述阴极的所述第一部分和所述第二部分之间的界面到所述熔丝链的距离处于约2nm至约600nm的范围内。在该未金属硅化多晶硅熔丝中，其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并通过所述电源控制供电。在该未金属硅化多晶硅熔丝中，其中所述阴极连接于编程晶体管的漏极，其中所述编程晶体管控制所述未金属硅化多晶硅熔丝的编程。
在该未金属硅化多晶硅熔丝中，其中所述阴极连接于编程晶体管的漏极，其中所述编程晶体管控制所述未金属硅化多晶硅熔丝的编程，且其中当所述编程晶体管导通时，流经所述未金属娃化多晶娃熔丝的电流小于约10mA。在该未金属硅化多晶硅熔丝中，其中所述阴极连接于编程晶体管的漏极，其中所述编程晶体管控制所述未金属硅化多晶硅熔丝的编程，且其中当所述编程晶体管导通时，流经所述未金属硅化多晶硅熔丝的电流小于约10mA，且其中电源的电源电压等于或者大于约5V。在该未金属硅化多晶硅熔丝中，其中所述阴极连接于编程晶体管的漏极，其中所述编程晶体管控制所述未金属硅化多晶硅熔丝的编程，且其中所述编程晶体管是输入/输出器件。
在该未金属硅化多晶硅熔丝中，其中所述阳极电连接于电源。根据本发明的又一方面，提供了一种一次性可编程(OTP)存储器单元，包括编程晶体管；以及未金属硅化多晶硅熔丝，所述未金属硅化多晶硅熔丝包括阳极，其中所述阳极的第一部分由自对准硅化多晶硅制成，且所述阳极的第二部分由未金属硅化多晶硅制成；阴极，其中所述阴极的第一部分由自对准硅化多晶硅制成，且所述阴极的第二部分由未金属硅化多晶硅制成，其中所述阴极与所述编程晶体管的漏极连接；以及熔丝链；其中所述熔丝链由未金属硅化多晶硅制成，并且其中所述熔丝链物理连接于所述阳极的所述第二部分和所述阴极的所述第二部分。在OTP存储器单元中，其中所述编程晶体管是输入/输出器件。在OTP存储器单元中，其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入。在OTP存储器单元中，其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入，且其中所述电源的电源电压等于或者大于约5V。在OTP存储器单元中，其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入，且其中当所述晶体管导通时所述未金属硅化多晶硅被编程，并且其中当所述编程晶体管导通时，流经未金属硅化多晶硅熔丝的电流等于或者小于约3mA。根据本发明的又一方面，提供了一种形成未金属硅化多晶硅熔丝的方法，包括在衬底上形成多晶硅熔丝结构，其中所述多晶硅熔丝结构包括阳极区、阴极区和熔丝链，并且其中所述熔丝链位于所述阳极区和所述阴极区之间并连接于所述阳极区和所述阴极区；形成介电层，所述介电层用于覆盖所述熔丝链、所述阴极区的第一部分和所述阳极区的第一部分；以及实施硅化物形成以将未被所述介电层覆盖的多晶硅转化成自对准硅化多晶硅。在该方法中，其中采用等离子体增强化学汽相沉积(PECVD)沉积所述介电层，并且其中所述介电层的厚度处于约5nm至约200nm的范围内。在该方法中，其中所述熔丝链与所述阳极的自对准硅化多晶硅之间的最小距离和所述熔丝链与所述阴极的自对准硅化多晶硅之间的最小距离中的每一个都处于约2nm至约600nm的范围内。
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本公开的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增加或减少。图I显示了根据一些实施例的一次性可编程存储器(OPT)单元的电路图。图2A显示了根据一些实施例的电熔丝的俯视图。图2B显示了根据一些实施例的熔断的熔丝链230的俯视图。图2C显示了根据一些实施例的熔丝链的一部分在编程之前的剖面图。图2D显示了根据一些实施例的熔丝链的一部分在编程之后的剖面图。
图3A显示了根据一些实施例的具有熔丝链的电熔丝的俯视图。图3B显示了根据一些实施例的沿着线QQ切割的图3A的电熔丝的剖面图。图3C显示了根据一些实施例，当打开与阴极连接的编程晶体管时(0N状态)，由于在阳极供应的电压VrcM，在电熔丝之间施加电流。图3D显示了根据一些实施例的在电熔丝的区域A和/或区域B中的聚硅化物凝聚。图3E显示了根据一些实施例的具有熔丝链的电熔丝的俯视图。图3F显示了根据一些实施例的图3E的电熔丝的剖面图。图4显示了根据一些实施例的制造OTP存储器单元的未金属硅化(non-salicided)多晶娃熔丝的工艺流程。
具体实施例方式据了解为了实施本公开的不同部件，以下描述提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本公开。当然这些仅仅是示例并不打算限定。再者，以下描述中第一部件在第二部件上或者上方的形成可以包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中可以形成插入到第一和第二部件中的额外的部件，使得第一和第二部件不直接接触的实施例。为了简明和清楚，可以任意地以不同的尺寸绘制各种部件。图I显示了根据一些实施例的一次性可编程存储器(OTP)单元100的电路图。OTP单元100具有熔丝110，熔丝110可以是金属熔丝或多晶硅熔丝，多晶硅熔丝可以由自对准硅化多晶硅或未金属硅化多晶硅制成。将熔丝110置于编程晶体管150的漏极120和电压源130之间，电压源130提供编程电压VrcM。根据一些实施例，电压源130的接入由控制晶体管170控制。可选地，不需要控制晶体管170。在一些实施例中，编程电压是电源电压VDD。将编程晶体管150的源极140与地电位145 (或者Vss)连接。此外，将读取节点(RN) 125置于熔丝110和控制晶体管170之间。在熔丝110被编程之前(闭合熔丝110)，熔丝110的电阻是用于制造熔丝100的导电材料的电阻，并且与熔丝110被熔断之后的电阻率比较相对较低。结果，RN 125可以读取相对较低的电压。OTP存储器单元100被认为存储低的逻辑电平(Low)。通过将控制晶体管170转换成ON对熔丝进行编程。可以通过在栅极175施加信号BL(0伏特)开启(或者打开)控制晶体管170，以容许熔丝110与电压源130连接。同样通过在栅极160施加信号PG开启编程晶体管150。施加的信号PG是可以打开晶体管150的电压，该电压为栅极到源极的电压\s。当晶体管150为ON时，电流I从电压源130流经晶体管170首先到达晶体管150的漏极120，然后到达晶体管150的源极140。电流I引起熔丝110变热并熔断熔丝110。熔丝110通过熔化、凝聚或其他机制被“熔断”。当金属熔丝或多晶硅熔丝被熔断时，熔丝变为不连续的，并且熔丝的电阻增大。因此，当熔丝110被熔断后，熔丝110的电阻比其被熔断之前高得多。随着熔丝被熔断，OTP存储器单元100被认为是正在编程。当存储器单元100被编程后，由于 丝110的电阻高，RN 125读取的电压高。因此，OTP存储器单元100被认为存储高逻辑电平(High)。图2A显示了根据一些实施例的电熔丝110的俯视图。电熔丝(或e-熔丝)110具有阳极210和阴极220。阳极210和阴极220通过熔丝链230连接起来。根据一些实施例，阳极210、阴极220和熔丝链230可以由导电材料诸如金属、聚硅化物或者多晶硅制成。可以用于形成e-熔丝的金属的实例包括但不限于A1、Al-合金、Cu、Cu-合金等。用于形成e_熔丝的聚硅化物的实例包括但不限于=CoSi2 (硅化钴)、NiSi (硅化镍)等。根据一些实施例，阳极210通过接触件或通孔(或者接触件/通孔)245与上导电层240连接。上导电层240与电压源130连接，该电压源130可以供应编程电压VrcM。阴极220通过接触件或通孔(或者接触件/通孔)255与上导电层250连接。导电层250与图I的编程晶体管150的漏极120连接。可选地，阴极220可以直接与漏极120连接，而不经上导电层250和接触件/通孔255。上导电层240和上导电层250可以由金属制成。阴极220和阳极210通过熔丝链230彼此连接。熔丝链230的宽度D1比阴极220的宽度D2或者阳极210的宽度D3小得多。仏可以大于或小于D3。D2也可以与D3大约相同。较窄的熔丝链230的电阻R高于较宽的阳极210或者较宽的阴极220的电阻。如图2中所示，当编程晶体管150变成ON时，电流I从阳极210流到阴极220，在电压源130处施加Vrai(通过导电层240)。电子以与电流I相反的方向流动。因为熔丝链230的电阻更高，熔丝链230由于焦耳效应变热。方程式(I)显示了焦耳第一定律。Q = I2Rt = V2/Rt......................................................
........................(I)Q表示产生的热量，t表示通过的时间。在熔丝链230中产生的热量增高熔丝链230的温度，该熔丝链230被介电层封住。如果熔丝链230的温度变得足够高，熔丝链230可以熔化，这可能形成具有增大的电阻的不连续的熔丝链230。如上面所提及的，熔化的熔丝链230的电阻增大可能表明e_熔丝110已被编程。图2B显示了根据一些实施例的熔断的熔丝链230的俯视图。熔丝链230的熔化形成不连续的熔丝链230，与熔丝链230被熔断之前相比，具有更高的电阻。e-熔丝在升高的温度下也可能凝聚。例如，如果e-熔丝由聚硅化物诸如NiSi或CoSi2制成，聚硅化物较不稳定，在升高的温度下可能凝聚。聚硅化物的凝聚在硅化物晶界引起开裂，这可能导致局部不连续性，和熔丝链的局部性的电阻增大。图2C显示了根据一些实施例的熔丝链230的一部分在编程之前的剖面图。在衬底205上沉积多晶硅层270。多晶娃层270可以是掺杂的或未掺杂的。在一些实施例中，衬底205包括介电层265,该介电层265与多晶硅层270相接触。将多晶硅层270的顶部转化成聚硅化物层275。聚硅化物层275被介电层280覆盖。图2D显示了根据一些实施例的熔丝链230的一部分在编程之后的剖面图。由于在熔丝链230上通过电流I所产生的焦耳效应，熔丝链230产生热量，并且熔丝链230的温度增高。如上面所提及的，聚硅化物在升高的温度下不稳定。结果，聚硅化物层275中的聚硅化物凝聚。聚硅化物凝聚导致硅化物晶粒诸如晶粒276和晶粒277之间的晶界开裂。聚硅化物的不连续性增大了熔丝链230的电阻。当熔丝链230的电阻增加到某一水平(按照说明书规定的)时，认为e_熔丝被编程了。由于聚硅化物的电阻相对较低，诸如在约30欧姆(Q)至约300 Q的范围内，聚硅化物e-熔丝的编程电流处于约IOmA至约20mA的范围内。然而，对于液晶显示器(IXD)驱动集成电路(IC)，由于LCD驱动器被镶嵌在玻璃衬底上以及LCD使用针脚进行外部连接，所以工作电流相对较弱。在一些实施例中，IXD驱动IC的工作电流小于约10mA。在一些实施例中，IXD驱动IC的工作电流等于或小于约3mA。因此，IXD驱动器的工作电流弱于编程聚硅化物熔丝所必需的电流。因而，常规聚硅化物e-熔丝不能被IXD驱动IC用于定制IXD。尽管可以在弱电流下诸如在ImA左右，对浮置栅极OTP存储器单元进行编程，但是浮置栅极OTP存储器单元的处理顺序更复杂，并且需要调整逻辑处理流程以满足浮置栅极OTP存储器单元的要求。此外，当浮置栅极OTP存储器单元被编程后，需要对存储器单元进行烘焙以确保数据保留。因此，对于关于弱编程电流的应用，使用浮置栅极OTP存储器单元是被期望 的。未金属硅化多晶硅具有比自对准硅化多晶硅更高的电阻，诸如在约400 Q至约
4,000Q之间，并能够被视为是这种应用的良好候选物。采用更高的电阻，编程电流可以降低到小于约10mA。为了增加编程能量，编程电压(VrcM)需要更高。在一些实施例中，编程电压Vrai等于或大于约3. 3V。在一些实施例中，编程电压VrcM等于或大于约5. 0V。由于编程电压Vrai相对较高，用于未金属硅化多晶硅熔丝的编程晶体管150是输入/输出(I/O)器件(或者晶体管)，不是核心器件。图3A显示根据一些实施例的具有熔丝链230'的电熔丝110'的俯视图。电熔丝110'具有与熔丝链230'相连接的阳极210和阴极220。阳极和阴极都是由聚硅化物制成。与阴极220和阳极210连接的熔丝链230'的部分A和部分B也是由聚硅化物制成。熔丝链230'的剩余部分C是由未金属硅化多晶硅制成。如上面所提及的，未金属硅化多晶硅具有比聚硅化物更高的电阻，并适用于弱电流应用。图3A显示了在硅化物形成期间覆盖熔丝链330的区域C的介电层260。介电层260防止区域C沉积用于形成聚硅化物的硅化物金属，诸如Co或Ni。结果，熔丝链230'的区域C中的多晶硅是未金属硅化的。在一些实施例中，采用等离子体增强化学汽相沉积(PECVD)工艺形成介电层260。在一些实施例中，介电层的厚度在约5nm至约200nm的范围内。图3B显示了根据一些实施例的沿着线QQ切割的图3A的电熔丝110'的剖面图。在衬底205的介电层265上沉积多晶硅层270，在该多晶硅层270上形成聚硅化物层275。图3B显示了聚硅化物层275在熔丝链230'的区域C中消失。图3C显示了根据一些实施例，当与阴极320连接的编程晶体管，诸如图I的晶体管150变成ON时，由于在阳极310供应的电压VPeM，在电熔丝110'之间施加电流I'。根据一些实施例，电流I'导致熔丝链230'变热，并最终熔化熔丝链230'的多晶硅区域C的区域D。如上面所提及的，根据一些实施例，当集成电路(IC)的制造完成时，图3A和图3B中所示的电熔丝110'被介电层280覆盖。覆盖电熔丝110'的介电层280收集产生的热量(或者能量)。收集的热量增高熔丝链230'的温度。因为熔丝链230'的区域C是未金属硅化的，所以其具有比区域A和区域B更高的电阻。因此，根据上面所述的焦耳第一定律，区域C将产生更多的热量。结果，多晶硅层270的区域C的区域D被熔化，并变成不连续的。结果，电熔丝110'被熔断(或者被编程)。然而，如上面所提及的，聚硅化物在较高的温度下具有凝聚的趋势。根据一些实施例，聚硅化物凝聚可以导致熔丝链230'的区域A和/或区域B中的硅化物晶界的开裂。硅化物晶界的这种开裂可能导致熔丝链230'的区域A和/或区域B中的电阻增大，这可能消耗预期用于熔化区域C中的多晶硅的能量。区域A和/或区域B中的聚硅化物凝聚可能显著增大区域A和/或区域B中的电阻，在该区域A和/或区域B中没有足以显著(或者基本)熔化区域C中的多晶硅层270的能量(或者热量)。相反，加热开裂的硅化物晶界之间的多晶硅层270消耗显著量的能量。图3D显示了根据一些实施例的电熔丝110'的区域A和/或区域B中的聚硅化物凝聚。晶界开裂发生在区域A的位置231和/或区域B的位置232。在位置231和/或位置232处增大的电阻将在这两个区域之间引起显著的电 压降。此外，在位置231和/或位置232处增大的电阻将导致位置231和/或位置232下面的多晶硅层270变热，并可能甚至导致该区域部分熔化。因为区域A和区域B接近于阴极220和阳极210，阴极220和阳极210具有大的聚硅化物区域并且是高导电性的，所以在区域A和/或区域B中位于开裂的晶界下面的多晶硅层270可能不会显著熔化，因为产生的热量可能通过与区域A和区域B连接的大区域的聚硅化物被快速消散。由于位置231和位置232附近的显著电压降，以及在这些位置附近消耗的能量，可能在熔丝链230'的区域C中不会产生足以熔化区域C中的多晶硅层270的一部分的热量。在一些实施例中，在区域C的区域D'中可能发生若干小量的熔化，如图3D中所示。然而，区域C中的区域D'的熔化是不确定的以及不可控的，因为由于硅化物凝聚这可能发生或者可能不发生。熔断OTP的熔丝应当是精确且一致的，这使e_熔丝编程是确定的。基于上面的讨论，如果熔丝链具有自对准硅化的部分，则熔丝熔断操作可能是不一致的。因此，期望形成具有完全未金属硅化的熔丝链的多晶硅熔丝。图3E显示了根据一些实施例的具有熔丝链230"的电熔丝110"的俯视图。电熔丝110"包括阳极210"和阴极220"。电熔丝110"是多晶硅熔丝。阳极210"和阴极220"的主体是容许电连接的自对准硅化多晶硅。图3E显示了阳极210"的区域X和阴极220"的区域Y是由自对准硅化多晶硅制成。然而，阳极210"的区域X'、阴极220"的区域Y'和整个熔丝链230"是由未金属硅化多晶硅制成。阳极210"的区域X和区域X'由虚线206隔开。阴极220"的区域Y和区域Y'由虚线207隔开。虚线206和虚线207是在多晶硅硅化物形成期间覆盖衬底的介电层260'的边界，用于防止被覆盖的区域中的多晶硅被自对准硅化。介电层260'的功能与介电层260相似。图3E显示了根据一些实施例，熔丝链230"的宽度为“0”，以及熔丝链230"的长度为“P”。在一些实施例中，宽度“0”处于约IOnm至约Iiim的范围内。根据一些实施例，通过多晶硅层所容许的最小临界尺寸(⑶)确定宽度“0”的下限。熔丝链230"越宽，熔丝链230'的电阻越低。因此，为了电熔丝有效地工作，宽度“0”不能太宽。在一些实施例中，宽度“0”处于约20nm至约0.5 的范围内。根据一些实施例，熔丝链230"的电阻处于约400 Q至约4，000 Q之间。
熔丝链230"与总体上导电性更强的阳极210"和阴极220"连接。如果熔丝链230"的长度“P”太短，则熔丝链230"难以达到熔断熔丝的足够高的温度。然而，如果熔丝链230"的长度“P”太长，则被熔丝链230"占据的实际空间(real estate)(表面积)将太大，这是不期望的。在一些实施例中，长度“P”处于约50nm至约5iim的范围内。在其他一些实施例中，长度“P”处于约IOnm至约IOiim的范围内。图3E显示了阳极210'的自对准硅化的部分从熔丝链 230"的边延伸距离“N”，从而防止熔丝链230"中的硅化物凝聚。出于同样的理由，自对准硅化的阴极220"从熔丝链230"延伸距离“M”。在一些实施例中，距离N和距离M中的每一个都处于约2nm至约600nm的范围内。由于在为了防止下面的多晶硅形成硅化物而在硅化物金属沉积之前形成的介电层260'的帮助下，熔丝链230"、区域X'和区域Y'保持为未金属硅化，因此需要考虑介电层260'和电熔丝110'的对准，以确保没有由未对准引起的熔丝链230"的暴露。为了防止引起熔丝链230"暴露的对准误差，对于M和N每一个都需要最小距离。图3F显示了根据一些实施例的图3E的电熔丝110"的剖面图。图3F显示了阳极210"的聚硅化物层275处于离熔丝链230"的区域C距离N处，阴极220"的聚硅化物层275处于离熔丝链230"的区域C距离M处。当编程晶体管为ON以及用编程电压(VrcM)供应阳极时，当施加电流I时，未金属硅化熔丝链230"能够使电熔丝110"在熔丝链230"中的区域D'熔断。图4显示了根据一些实施例的制造OTP存储器单元的未金属硅化多晶硅熔丝的工艺流程400。在操作401中，在衬底上形成多晶硅熔丝结构。多晶硅熔丝结构包括阳极区和阴极区。阳极区和阴极区通过熔丝链连接。在一些实施例中，衬底具有位于多晶硅结构正下方的介电层。示例性多晶硅熔丝结构已在上面图3E中作为结构110"描述。在一些实施例中，用于形成多晶硅熔丝结构的多晶硅层还用于形成编程晶体管的栅极，通过先栅极工艺形成，并与未金属硅化多晶硅熔丝连接。在其他一些实施例中，用于形成多晶硅熔丝结构的多晶硅层用于形成编程晶体管的替换栅极的伪栅极，采用栅极替换工艺形成，并与未金属硅化多晶硅熔丝连接。然后，在操作403中，在熔丝链和邻近该熔丝链的阳极和阴极的部分上方形成介质层。介电层的形成可以包括介电层的沉积和介电层的图案化，从而将未被介电层覆盖的区域暴露出来。介电层的图案化可以包括通过光刻胶限定被介电层覆盖的区域，然后蚀刻未被光刻胶覆盖的介电层。当形成介电层并移除光刻胶之后，在操作405中实施硅化物形成以将暴露的多晶硅表面转化成聚硅化物。硅化物形成可以包括在衬底表面上沉积硅化物金属，诸如Ni或Co，然后实施退火工艺以将与硅化物金属接触的多晶硅转化成聚硅化物。在一些实施例中，在等于或大于约800°C的温度下实施退火工艺。退火可以是多步工艺，并可以在快速热处理(RTP)室或其他退火系统中实施一段时间。在一些实施例中，持续时间在约10秒至约5分钟的范围内。在硅化物形成之后，在操作407中实施其他处理，以完成制造具有未金属硅化多晶硅熔丝的集成电路。在一些实施例中，将用于覆盖未金属硅化区域的介电层移除。其他处理操作也可以包括在衬底上形成集成电路的互连和封装，该衬底包括未金属硅化多晶硅熔丝。本文所公开的方法和结构的实施例提供了形成和编程未金属硅化多晶硅熔丝的机制。未金属硅化多晶硅熔丝和编程晶体管形成一次性可编程(OTP)存储器单元，该一次性可编程存储器单元可以用低编程电压进行编程。在一些实施例中，提供了未金属硅化多晶硅熔丝。该未金属硅化多晶硅熔丝包括阳极，并且该阳极的第一部分是由自对准硅化多晶硅制成，以及该阳极的第二部分是由未金属硅化多晶硅制成。该未金属硅化多晶硅熔丝还包括阴极，并且该阴极的第一部分是由自对准硅化多晶硅制成，以及该阴极的第二部分是由未金属硅化多晶硅制成。该未金属硅化多晶硅熔丝进一步包括熔丝链，并且该熔丝链是由未金属硅化多晶硅制成，以及该熔丝链物理连接于阳极的第二部分和阴极的第二部分。在其他一些实施例中，提供了一次性可编程(OTP)存储器单元。该OTP存储器单元包括编程晶体管和未金属硅化多晶硅熔丝。该未金属硅化多晶硅熔丝包括阳极，并且该阳极的第一部分是由自对准硅化多晶硅制成，以及该阳极的第二部分是由未金属硅化多晶 硅制成。该未金属硅化多晶硅熔丝还包括阴极，并且该阴极的第一部分是由自对准硅化多晶硅制成，以及该阴极的第二部分是由未金属硅化多晶硅制成，并且该阴极连接于编程晶体管的漏极。该未金属硅化多晶硅熔丝进一步包括熔丝链，该熔丝链是由未金属硅化多晶硅制成，并且该熔丝链物理连接于阳极的第二部分和阴极的第二部分。在又一些实施例中，提供一种形成未金属硅化多晶硅熔丝的方法。该方法包括在衬底上形成多晶硅熔丝结构，并且该多晶硅熔丝结构包括阳极区、阴极区和熔丝链，该熔丝链位于阳极区和阴极区之间并与阳极区和阴极区连接。该方法还包括形成用于覆盖熔丝链、阴极区的第一部分和阳极区的第一部分的介电层。该方法进一步包括实施硅化物形成以将未被所述介电层覆盖的多晶硅转化成自对准硅化多晶硅。上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应该理解，可以很容易地使用本公开作为基础来设计或更改其他工艺和结构，从而达到与本文所介绍实施例相同的目的和/或实现相同的优点。本领域技术人员也应该意识到，这种等效构造并不背离本公开的精神和范围，并且可以进行多种变化、替换以及改变而不背离本公开的精神和范围。
权利要求
1.一种未金属娃化多晶娃熔丝,包括 阳极，其中所述阳极的第一部分由自对准硅化多晶硅制成，且所述阳极的第二部分由未金属娃化多晶娃制成； 阴极，其中所述阴极的第一部分由自对准硅化多晶硅制成，且所述阴极的第二部分由未金属娃化多晶娃制成；以及 熔丝链；其中所述熔丝链是由未金属硅化多晶硅制成，并且其中所述熔丝链物理连接于所述阳极的所述第二部分和所述阴极的所述第二部分。
2.根据权利要求I所述的未金属硅化多晶硅熔丝，其中所述熔丝链的电阻处于约400 Q至约4000 Q的范围内；或者 其中所述熔丝链的宽度处于约20nm至约0. 5 ii m的范围内；或者其中所述熔丝链的长度处于约50nm至约5 ii m的范围内；或者其中从所述阳极的所述第一部分和所述第二部分之间的界面到所述熔丝链的距离处于约2nm至约600nm的范围内；或者 其中从所述阴极的所述第一部分和所述第二部分之间的界面到所述熔丝链的距离处于约2nm至约600nm的范围内；或者 其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并通过所述电源控制供电；或者 其中所述阳极电连接于电源。
3.根据权利要求I所述的未金属硅化多晶硅熔丝，其中所述阴极连接于编程晶体管的漏极，其中所述编程晶体管控制所述未金属硅化多晶硅熔丝的编程。
4.根据权利要求3所述的未金属硅化多晶硅熔丝，其中当所述编程晶体管导通时，流经所述未金属硅化多晶硅熔丝的电流小于约10mA。
5.根据权利要求4所述的未金属硅化多晶硅熔丝，其中电源的电源电压等于或者大于约5V。
6.根据权利要求3所述的未金属硅化多晶硅熔丝，其中所述编程晶体管是输入/输出器件。
7.一种一次性可编程(OTP)存储器单元，包括 编程晶体管；以及 未金属硅化多晶硅熔丝，所述未金属硅化多晶硅熔丝包括 阳极，其中所述阳极的第一部分由自对准硅化多晶硅制成，且所述阳极的第二部分由未金属娃化多晶娃制成； 阴极，其中所述阴极的第一部分由自对准硅化多晶硅制成，且所述阴极的第二部分由未金属硅化多晶硅制成，其中所述阴极与所述编程晶体管的漏极连接；以及 熔丝链；其中所述熔丝链由未金属硅化多晶硅制成，并且其中所述熔丝链物理连接于所述阳极的所述第二部分和所述阴极的所述第二部分。
8.根据权利要求7所述的OTP存储器单元，其中所述编程晶体管是输入/输出器件；或者 其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入；或者其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入，且其中所述电源的电源电压等于或者大于约5V ;或者 其中所述阳极与控制晶体管连接，其中所述控制晶体管连接于电源，并控制所述电源的接入，且其中当所述晶体管导通时所述未金属硅化多晶硅被编程，并且其中当所述编程晶体管导通时，流经未金属硅化多晶硅熔丝的电流等于或者小于约3mA。
9.一种形成未金属娃化多晶娃熔丝的方法，包括 在衬底上形成多晶硅熔丝结构，其中所述多晶硅熔丝结构包括阳极区、阴极区和熔丝链，并且其中所述熔丝链位于所述阳极区和所述阴极区之间并连接于所述阳极区和所述阴极区； 形成介电层，所述介电层用于覆盖所述熔丝链、所述阴极区的第一部分和所述阳极区的第一部分；以及 实施硅化物形成以将未被所述介电层覆盖的多晶硅转化成自对准硅化多晶硅。
10.根据权利要求9所述的方法，其中采用等离子体增强化学汽相沉积(PECVD)沉积所述介电层，并且其中所述介电层的厚度处于约5nm至约200nm的范围内；或者 其中所述熔丝链与所述阳极的自对准硅化多晶硅之间的最小距离和所述熔丝链与所述阴极的自对准娃化多晶娃之间的最小距离中的每一个都处于约2nm至约600nm的范围内。
全文摘要
本文所公开的方法和结构的实施例提供了形成和编程未金属硅化多晶硅熔丝的机制。未金属硅化多晶硅熔丝和编程晶体管形成一次性可编程(OTP)存储器单元，该一次性可编程存储器单元可以用低编程电压编程。本发明还提供了一种未金属硅化多晶硅熔丝。
文档编号H01L21/768GK102738114SQ201210022548
公开日2012年10月17日 申请日期2012年2月1日 优先权日2011年4月11日
发明者严光武, 林松杰, 许国原, 邱其煦 申请人:台湾积体电路制造股份有限公司