专利名称：减少晶圆电弧放电的方法、晶圆结构和集成电路制造方法
技术领域：
本发明涉及半导体制造领域，更具体地说，本发明涉及一种减少晶圆电弧放电的方法、晶圆结构以及采用了该减少晶圆电弧放电的方法的集成电路制造方法。
背景技术：
晶圆电弧放电(Wafer Arcing)放电是在集成电路制造过程中出现的ー种不期望出现的现象。电介质刻蚀引起的晶圆电弧放电的根本原因是等离子体不稳定所引起的晶圆上的水平直流电压降。晶圆电弧放电会对晶圆造成很多缺陷。例如，图I示意性地示出了晶圆电弧放电，其中标号I标示了晶圆电弧放电的区域。由于晶圆电弧放电所导致的一种缺陷包括由于晶圆电弧放电而损害的隔离的测试键结构。关于晶圆电弧放电的细节可进一步參考Shawming Ma、Neil Hanabusa、Brad Mays等人在 IEEE 上发表的论文“Backend Dielectric Etch Induced Wafer Arcing Mechanismand Solution”(0-7803-7747-8/03 2003，IEEE，178-181 页)。虽然现有技术已经采用了一些措施来防止晶圆电弧放电的产生，但是在晶圆的一些区域中仍然会出现晶圆电弧放电。由于晶圆电弧放电的副作用，因此希望提供一种能够減少晶圆电弧放电的方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够減少晶圆电弧放电的方法、以及采用了该减少晶圆电弧放电的方法的集成电路制造方法。根据本发明的第一方面，提供了一种减少晶圆电弧放电的方法，所述晶圆包括环绕芯片的密封环，所述密封环用于保护晶圆中的芯片内部电路、防止划片损伤；所述密封环中布置了开ロ，从而不形成密闭的环，由此通过密封环中开ロ的布置来使得所述密封环不对晶圆电弧放电进行传播。优选地，在上述減少晶圆电弧放电的方法中，所述密封环包括通过填充了金属的通孔而相互连接的顶层金属和下层金属。优选地，在上述減少晶圆电弧放电的方法中，所述顶层金属中布置了开ロ第一开ロ，所述下层金属中布置了第二开ロ，并且，所述顶层金属的所述第一开口和所述下层金属的所述第二开ロ之间没有布置填充了金属的通孔。根据本发明的第二方面，提供了ー种晶圆结构，其包括环绕芯片的密封环，所述密封环用于保护晶圆中的芯片内部电路、防止划片损伤；并且，所述密封环中布置了开ロ，从而不形成密闭的环，由此通过密封环中开ロ的布置来使得所述密封环不对晶圆电弧放电进行传播。优选地，在上述晶圆结构中，所述密封环包括通过填充了金属的通孔而相互连接的顶层金属和下层金属。优选地，在上述晶圆结构中，所述顶层金属中布置了开ロ第一开ロ，所述下层金属中布置了第二开ロ，并且，所述顶层金属的所述第一开ロ和所述下层金属的所述第二开ロ之间没有布置填充了金属的通孔。根据本发明的第三方面，提供了一种采用了根据本发明第一方面所述的减少晶圆电弧放电的方法的集成电路制造方法。根据本发明，通过在密封环中布置开ロ从而使密封环不形成密闭的环，以使所述密封环不对晶圆电弧放电进行传播，来減少晶圆电弧放电传播所造成的晶圆损害。
结合附图，并通过參考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中 图I示意性地示出了晶圆电弧放电。图2示意性地示出了密封环(Seal Ring)。图3示意性地示出了密封环的截面结构。图4示意性地示出了现有技术中的密封环的结构的示意图。图5示意性地示出了现有技术中的密封环处发生的电弧放电的示意图。图6示意性地示出了根据本发明实施例的密封环的示意图。图7示意性地示出了根据本发明实施例的密封环的局部示意图。需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施例方式为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。图2示意性地示出了密封环的结构。一般地说，晶圆都包括环绕芯片MC(Main Chip)的密封环Rl。并且，在晶圆中，密封环Rl用于保护芯片MC内部电路、防止划片损伤。此外，密封环Rl还可以用于防止对芯片MC的污染以及防止湿气进入芯片MC。图3示意性地示出了密封环的截面结构。密封环Rl可能包含两层金属顶层金属MTT和下层金属Ml。如图3所不,在衬底L2上布置了层间介质层ILD1,顶层金属MTT和下层金属Ml布置在层间介质层ILDl上,顶层金属MTT和下层金属Ml之间布置了金属层间电介质层IMDl。顶层金属MTT上布置了钝化层LI。顶层金属MTT和下层金属Ml通过通孔(填充了金属)相互连接。如图3所示，线Xl和线X2之间的部分是芯片的切割道SLl。图4示意性地示出了现有技术中的密封环的结构的示意图。如图4所示，通过填充了金属的通孔相互连接的顶层金属MTT和下层金属Ml所组成的密封环Rl总体形成环状，所以，顶层金属MTT和下层金属Ml是连续的，没有开ロ。图5示意性地示出了现有技术中的密封环处发生的电弧放电的示意图。
在现有技术中，如图5所示，密封环Rl是环状金属圈，其形成一个密闭的环。密闭的密封环Rl可对晶圆电弧放电进行传播，由此，晶圆电弧放电会沿着密封环到达芯片中心。图6示意性地示出了根据本发明实施例的密封环的示意图。如图6所示，根据本发明的优选实施例，修改后的密封环R2不再形成密闭的环，而是在修改后的密封环R2中布置开ロ R21，由此打断原本的密闭环状态。更具体地说，修改后的密封环R2的顶层金属MTT中布置了开ロ第一开ロ R211，下层金属Ml中布置了第二开ロR212。并且，顶层金属MTT的第一开ロ R211和下层金属Ml的第二开ロ R212之间没有布置填充了金属的通孔。由此，顶层金属MTT的第一开ロ R211和下层金属Ml的第二开ロ R212形成了密封环R2中的开ロ R21的ー个具体示例。图7示意性地示出了根据本发明实施例的密封环的局部示意图。基于上述原因，、根据本发明的优选实施例，修改后的密封环R2不再形成密闭的环，而是在修改后的密封环R2中布置开ロ R21，由此打断原本的密闭环状态。由于密封环中存在打破密封状态的开ロ，所以修改后的密封环R2不再对晶圆电弧放电进行传播，与此同时可以看到外面一圈闭合的密封环依然在对晶圆电弧放电进行传播，由此，根据本发明实施例的方案能够有效地防止晶圆中晶圆电弧放电的传播，从而防止晶圆的很多区域中的晶圆电弧放电。根据本发明第一实施例，通过在密封环中布置开ロ从而使密封环不形成密闭的环，以使所述密封环不对晶圆电弧放电进行传播，来減少晶圆电弧放电传播所造成的晶圆损害。并且，根据本发明的另ー实施例，还提供一种采用了上述減少晶圆电弧放电的方法的集成电路制造方法。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述掲示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种减少晶圆电弧放电的方法，所述晶圆包括环绕芯片的密封环，所述密封环用于保护晶圆中的芯片内部电路、防止划片损伤；其特征在于所述密封环中布置了开口，从而不形成密闭的环，由此通过密封环中开口的布置来使得所述密封环不对晶圆电弧放电进行传播。
2.根据权利要求I所述的减少晶圆电弧放电的方法，其特征在于，所述密封环包括通过填充了金属的通孔而相互连接的顶层金属和下层金属。
3.根据权利要求2所述的减少晶圆电弧放电的方法，其特征在于，所述顶层金属中布置了开口第一开口，所述下层金属中布置了第二开口，并且，所述顶层金属的所述第一开口和所述下层金属的所述第二开口之间没有布置填充了金属的通孔。
4.一种晶圆结构，其特征在于包括环绕芯片的密封环，所述密封环用于保护晶圆中的芯片内部电路、防止划片损伤；并且，所述密封环中布置了开口，从而不形成密闭的环，由此通过密封环中开口的布置来使得所述密封环不对晶圆电弧放电进行传播。
5.根据权利要求4所述的晶圆结构，其特征在于，所述密封环包括通过填充了金属的通孔而相互连接的顶层金属和下层金属。
6.根据权利要求5所述的晶圆结构，其特征在于，所述顶层金属中布置了开口第一开口，所述下层金属中布置了第二开口，并且，所述顶层金属的所述第一开口和所述下层金属的所述第二开口之间没有布置填充了金属的通孔。
7.一种采用了根据权利要求I至3之一所述的减少晶圆电弧放电的方法的集成电路制造方法。
全文摘要
本发明提供了减少晶圆电弧放电的方法、晶圆结构和集成电路制造方法。晶圆包括环绕芯片的密封环，密封环用于保护晶圆中的芯片内部电路、防止划片损伤；密封环中布置了开口，从而不形成密闭的环，由此通过密封环中开口的布置来使得密封环不对晶圆电弧放电进行传播。根据本发明，通过在密封环中布置开口从而使密封环不形成密闭的环，以使密封环不对晶圆电弧放电进行传播，来减少晶圆电弧放电传播所造成的晶圆损害。
文档编号H01L23/00GK102709254SQ20121019144
公开日2012年10月3日 申请日期2012年6月11日 优先权日2012年6月11日
发明者孔蔚然, 黎坡 申请人:上海宏力半导体制造有限公司