专利名称：隧道fet及其形成方法
技术领域：
本发明一般地涉及半导体领域，更具体地来说，涉及隧道FET及其形成方法。
背景技术：
金属氧化物半导体(MOS)技术已经得到广泛的应用。MOS器件可以在三个区域内工作，包括线性区域、饱和区域和亚阈值区域，这取决于栅极电压Vg和漏-源极电压vds。亚阈值区域是电压Vg小于阀值电压Vt的区域。作为亚阈值摆幅(SS)的参数代表将晶体管电流断开的难易度，也是决定MOS器件的速度的一个因素。亚阈值摆幅可以表示为m*kT/q的函数，其中，m是关于电容的参数，k是波尔兹曼常数，T是绝对温度，q是电子上的电荷的数量。以往的研究表明，在室温条件下，将典型的MOS器件的亚阈值摆幅(sub-threshold swing)具有约为60mV/deCade的极限值，这反过来设定了用于进一步按比例缩放操作电压VDD和阈值电压Vt的极限值。这种限制是由于载流子的扩散迁移机制(diffusion transportmechanism of carrier)。出于这个原因,现有的MOS器件在室温条件下的转换速度通常不会比60mV/decade更快。亚阈值摆幅极限值60mV/decade也适用于“鳍式”场效应晶体管(FinFET )或绝缘体上硅(SOI)器件上的超薄体 M0SFET( ultra-thin-body MOSFET )。FinFET包括鳍的顶面和侧壁上的沟道。然而，即使通过对沟道进行更好的栅极控制，SOI上的超薄体MOSFET或FinFET器件只能达到接近,但不低于,该极限值60mV/decade。通过这种限制，未来的纳米器件在较低工作电压下将无法实现更快的切换。为解决上述问题，已经对隧道场效应晶体管(TFET) (Tunnel Field-Effect Transistor)进行探索。在现有的 MOSFET中，SS通过载流子在源极与沟道势垒上方的扩散进行限制，其中，注入电流与kT/q成正比。因此，在室温条件下，SS是60mV/deCade。在TFET中，注入由从源极的价带到沟道的导带的带间遂穿进行控制。由于电流机制是由隧穿决定的，所以电流显示出了非常弱的温度依赖性，电流主要是由于带隙随温度变化而增大。因此，SS并不是通过温度进行，并且可以实现更低的SS。在TFET中，工作电流和关闭电流都是通过从半导体材料的价带到导带的带间遂穿所决定的。因此，工作电流通常是通过沟道中的带弯曲进行限制。已经提出了提高工作电流的各种方法，如使用较小的带隙源极材料来减小隧穿势垒的高度和宽度，也可以制造窄带隙沟道材料的隧道FET。即使使用窄带隙材料成倍地提高工作电流，也具有缺点。例如，在半导体中的本征载流子浓度作为带隙函数成倍地增加。带隙越低，既定温度下的本征载流子浓度越高。结果产生更高的断态漏电流(off-state leakage current)。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种隧道场效应晶体管(TFET)，包括:栅电极；源极区域；漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型；沟道区域，位于所述源极区域和所述漏极区域之间；以及源极扩散势垒，位于所述沟道区域和所述源极区域之间，其中，所述源极扩散势垒和所述源极区域位于所述栅电极下方并且与所述栅电极重叠，以及其中，所述源极扩散势垒的第一带隙大于所述源极区域、所述漏极区域和所述沟道区域的第二带隙。在该TFET中，所述源极扩散势垒的厚度小于大约3nm。在该TFET中，所述第一带隙和所述第二带隙之间的差等于或大于大约1.48eV。在该TFET中，所述栅电极的边缘与所述漏极区域和所述沟道区域的边界基本上对准。在该TFET中，所述漏极区域和所述沟道区域的边界与所述栅电极最近的边缘间隔开。在该TFET中，所述源极区域、所述漏极区域、所述沟道区域和所述源极扩散势垒包括II1-V族化合物半导体材料。在该TFET中，所述源极区域、所述漏极区域和所述沟道区域包括InAs，其中，所述源极扩散势垒包括AlAsSb。根据本发明的另一方面，提供了一种隧道场效应晶体管(TFET)，包括:源极区域；漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型；沟道区域，位于所述源极区域和所述漏极区域之间；以及源极扩散势垒，位于所述沟道区域和所述源极区域之间，其中，所述源极区域、所述漏极区域、所述沟道区域和所述源极扩散势垒中每个均包括II1-V族化合物半导体材料。该TFET进一步包括栅电极，位于沟道区域上方，其中，所述源极扩散势垒与所述栅电极重叠。在该TFET中，所述TFET是η型FET，并且其中，所述源极区域是P型，以及所述漏极区域是η型。在该TFET中，所述TFET是ρ型FET，并且其中，所述源极区域是η型，所述漏极区域是P型。在该TFET中，所述源极扩散势垒的厚度小于大约3nm。在该TFET中，所述TFET是平面FET器件。在该TFET中，所述TFET是FinFET，其中，所述沟道区域和所述源极扩散势垒形成鳍，以及其中，所述FinFET进一步包括栅电极，所述栅电极形成在所述沟道区域和所述源极扩散势垒的顶面和侧壁上方。根据本发明的又一方面，提供了一种隧道场效应晶体管(TFET)，包括:栅电极；源极区域；漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型；沟道区域，位于所述栅电极下方并且位于所述源极区域和所述漏极区域之间；以及源极扩散势垒，将所述沟道区域与所述源极区域隔离开，其中，所述源极扩散势垒具有:第一导带，所述第一导带大于所述源极区域、所述漏极区域和所述沟道区域的第二导带；以及第一价带，所述第一价带低于所述源极区域、所述漏极区域和所述沟道区域的第二价带。在该TFET中，所述源极区域、所述漏极区域、所述沟道区域和所述源极扩散势垒中的每个均包括II1-V族化合物半导体材料。在该TFET中，所述源极区域、所述漏极区域和所述沟道区域包括InAs，并且其中，所述源极扩散势鱼包括AlAsSb。在该TFET中，所述源极扩散势垒具有第一带隙，所述源极区域、所述漏极区域和所述沟道区域具有第二带隙，以及其中，所述第一带隙和所述第二带隙之间的差等于或大于大约1.48eV。在该TFET中，所述栅电极的边缘与所述漏极区域和所述沟道区域的边界基本上对准，以及其中，所述源极扩散势垒和所述沟道区域位于所述栅电极下方并且与所述栅电
极重叠。在该TFET中，所述漏极区域和所述沟道区域的边界与所述栅电极的最近的边缘间隔开，以及其中，所述源极扩散势垒和所述沟道区域位于所述栅电极下方并与所述栅电
极重叠。
为了更全面地理解实施例及其优点，现将结合附图进行以下描述作为参考，其中:图1和2是根据各个实施例的平面的隧道场效应晶体管(FET)的截面图；图3是根据可选实施例的垂直隧道FET的截面图；图4A和4B是根据又一实施例的隧道FinFET的截面图；以及图5至9示出了根据各个实施例从具有薄源极扩散势垒的隧道FET得出的仿真结
果O
具体实施例方式下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的创造性概念。所讨论的具体实施例仅为示例性的，而不用于限制本发明的范围。根据不同的实施例提供隧道场效应晶体管(TFET)。讨论了各种实施的变型例。在各个附图和示例性实施例中，相同的参考标号用于指定相同的元件。图1示出了根据一些实施例的η型场效应晶体管(NFET)IOO和ρ型场效应晶体管(PFET)200的截面图。NFET 100和PFET 200可以形成在衬底20上方，该衬底20可以是含硅的半导体衬底，但是也可以使用其它半导体材料。可选的，衬底20可以是一个用于生长II1-V族化合物半导体层的衬底，例如，可以是蓝宝石衬底。NFET 100的沟道区域122、源极区域124和漏极区域126包括低带隙材料，该低带隙材料可以是低带隙II1-V族化合物半导体材料。该低带隙材料可以具有，例如低于大约0.75eV或低于大约0.5eV的带隙。形成沟道区域122、源极区域124和漏极区域126的示例性材料包括:砷化铟(InAs)、锑化镓(GaSb)、锑化铟(InSb)、砷化铟镓(InGaAs)、锗(Ge)等。在示例性实施例中，具有大约0.36eV带隙的砷化铟(GaSb)可用于形成沟道区域122、源极区域124、和/或漏极区域126。可选地，沟道区域122、源极区域124和漏极区域126可以包括硅、硅锗等。在一些实施例中，漏极区域126是重掺杂η型(N+)区域，该区域可以具有高于大约IO1Vcm3或高于大约102°/cm3的η型杂质浓度。源极区域124是重掺杂ρ型(Ρ+)区域，该区域可以具有高于大约IO1Vcm3或高于大约102°/cm3的ρ型杂质浓度。漏极区域126和源极区域124的掺杂剂可以分别取决于漏极区域126和源极区域124的材料。在漏极区域126和源极区域124包括II1-V族化合物半导体材料的实施例中，掺杂剂可以从包括硅、锗、碳等的IV族元素中选择。在漏极区域126和源极区域124包括硅、硅锗等的实施例中，形成漏极区域126的掺杂剂可以是η型掺杂剂，如磷、砷、锑等。此外，形成源极区域124的掺杂剂可以是P型掺杂剂，如硼、铟等。在示例实施例中，可以掺杂包括砷化铟、硅或硒的漏极区域126。漏极区域126和源极区域124也可以掺杂碳。沟道区域122可以是本征半导体材料而不必掺杂为P型或η型。可选地，沟道区域122可以掺杂有ρ型或η型，且掺杂浓度低，例如，低于大约1013/cm3。在一些实施例中，源极扩散势鱼(source diffusion barrier) 128形成在沟道区域122和源极区域124之间，并且可以与沟道区域122和源极区域124物理接触。在一些实施例中，源极扩散势垒128的厚度Tl小于大约4nm或小于大约3nm。厚度Tl可以在大约0.5nm和大约4nm之间，或在大约Inm和大约3nm之间。源极扩散势鱼128可以具有宽带隙。在一些实施例中，该宽带隙大于沟道区域122、源极区域124和漏极区域126的带隙的差(Λ Eg)，该差(Λ Eg)大于约0.5eV或大于约1.0eV。例如，源极扩散势垒128可以包括具有AlAsSb，其具有大约1.84eV的带隙，沟道区域122、源极区域124和漏极区域126可以包括AlAs，其具有大约0.36eV的带隙。对应的带隙差Λ Eg是大约1.48eV。此外，在一些实施例中，为了限制电子漏电流(electron leakage current),期望源极扩散势鱼128的导带可以高于沟道区域122、源极区域124和漏极区域126的导带，并且具有大于约0.5eV或大于约1.0eV的导带偏移ACB (如图8所示)。在示例性实施例中，源极扩散势垒128包括AlAsSb，其可具有等于大约1.84eV的带隙。源极扩散势垒128的价带也可以低于沟道区域122、源极区域124和漏极区域126的价带，并具有高于大约0.5eV的价带偏移AVB (如图8所示)。源极扩散势垒128可以是本征半导体材料，而没有掺杂为ρ型或η型。可选的，源极扩散势垒128可以掺杂为ρ型区域或η型区域。栅极介电层132和栅电极134形成在沟道区域122和源极扩散势垒128的上方。在一些实施例中，栅电极134与全部的沟道区域122和全部的源极扩散势垒128重叠。栅电极134可以或不可以直接延伸到源极区域124的上方。在漏极侧，栅电极134不可以直接延伸到漏极区域126的上方。在图1中，除了源极区域224的导电类型是N+，而漏极区域226的导电类型是P+之外，示例性PFET 200可以具有与NFET 100大致相同的结构。PFET 200的沟道区域222、源极区域224和漏极区域226可以包括低带隙材料。沟道区域222、源极区域224和漏极区域226的低带隙材料可以分别从与沟道区域122、源极区域124和漏极区域126相同的可用的材料中选择。沟道区域222、源极区域224和漏极区域226的掺杂浓度也可以与沟道区域122、源极区域124和漏极区域126的掺杂浓度大致相同。PFET 200也包括源极扩散势垒228，源极扩散势垒228也包括具有带隙和导带分别大于沟道区域222、源极区域224和漏极区域226的带隙和导带的宽带隙材料。源极扩散势垒228的价带也可以低于沟道区域222、源极区域224和漏极区域226的价带。栅极介电层232和栅电极234形成在沟道区域222和源极扩散势垒228的上方。在一些实施例中，栅电极234与全部的沟道区域222和全部的源极扩散势垒228重叠。栅电极234可以或不可以直接延伸到源极区域224。在漏极侧，栅电极234不可以直接延长到漏极区域226的上方。
表I根据一些实施例列出了一些可以用于NFET 100和PFET 200的源极/漏极区域和沟道区域的示例性的材料组合。表I中的每一行都列出了其中一个材料组合。图8所示的导带偏移ACB是源极扩散势垒128/228的导带与源极区域124/224、漏极区域126/226、沟道区域122/222的导带之间的差。价带偏移AVB是源极扩散势垒128/228的价带和源极区域124/224、漏极区域126/226、和沟道区域122/222的导带之间的差。在一些实施例中，较大的导带偏移和较大的价带偏移有助于减少隧道FET的漏电流。表I中所列出的组合仅为实例。其他组合也在各个实施例的范围内。表I
权利要求
1.一种隧道场效应晶体管(TFET )，包括: 栅电极； 源极区域； 漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型； 沟道区域，位于所述源极区域和所述漏极区域之间；以及 源极扩散势垒，位于所述沟道区域和所述源极区域之间，其中，所述源极扩散势垒和所述源极区域位于所述栅电极下方并且与所述栅电极重叠，以及其中，所述源极扩散势垒的第一带隙大于所述源极区域、所述漏极区域和所述沟道区域的第二带隙。
2.根据权利要求1所述的TFET，其中，所述源极扩散势垒的厚度小于大约3nm。
3.根据权利要求1所述的TFET，其中，所述第一带隙和所述第二带隙之间的差等于或大于大约1.48eV。
4.根据权利要求1所述的TFET，其中，所述栅电极的边缘与所述漏极区域和所述沟道区域的边界基本上对准。
5.根据权利要求1所述的TFET，其中，所述漏极区域和所述沟道区域的边界与所述栅电极最近的边缘间隔开。
6.根据权利要求1所述的TFET，其中，所述源极区域、所述漏极区域、所述沟道区域和所述源极扩散势垒包括II1-V族化合物半导体材料。
7.根据权利要求6所述的TFET，其中，所述源极区域、所述漏极区域和所述沟道区域包括InAs,其中，所述源极扩散势鱼包括AlAsSb。
8.一种隧道场效应晶体管(TFET)，包括: 源极区域； 漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型； 沟道区域，位于所述源极区域和所述漏极区域之间；以及 源极扩散势垒，位于所述沟道区域和所述源极区域之间，其中，所述源极区域、所述漏极区域、所述沟道区域和所述源极扩散势垒中每个均包括II1-V族化合物半导体材料。
9.根据权利要求8所述的TFET，进一步包括栅电极，位于沟道区域上方，其中，所述源极扩散势垒与所述栅电极重叠。
10.一种隧道场效应晶体管(TFET)，包括: 栅电极； 源极区域； 漏极区域，其中，所述源极区域和所述漏极区域具有相反的导电类型； 沟道区域，位于所述栅电极下方并且位于所述源极区域和所述漏极区域之间；以及 源极扩散势垒，将所述沟道区域与所述源极区域隔离开，其中，所述源极扩散势垒具有: 第一导带，所述第一导带大于所述源极区域、所述漏极区域和所述沟道区域的第二导带；以及 第一价带，所述第一价带低于所述源极区域、所述漏极区域和所述沟道区域的第二价带。
全文摘要
隧道场效应晶体管(TFET)包括栅电极、源极区域和漏极区域。源极区域和漏极区域具有相反的导电类型。沟道区域设置在源极区域和漏极区域之间。源极扩散势垒设置在沟道区域和源极区域之间。源极扩散势垒和源极区域位于栅电极下方并与栅电极重叠。源极扩散势垒的第一个带隙大于源极区域、漏极区域和沟道区域的第二带隙。本发明还提供了隧道FET及其形成方法。
文档编号H01L21/336GK103117306SQ20121019310
公开日2013年5月22日 申请日期2012年6月12日 优先权日2011年11月16日
发明者克里希纳·库马尔·布瓦尔卡, 戈本·多恩伯斯, 马提亚斯·帕斯拉克 申请人:台湾积体电路制造股份有限公司