一种采用应力记忆技术制造半导体器件的方法
【专利摘要】一种采用应力记忆技术制造半导体器件的方法，包括：提供一衬底；在所述衬底上形成栅极；在所述栅极两侧上形成侧墙；对所述衬底中将形成源漏极的区域进行离子注入；部分去除所述侧墙；形成覆盖所述衬底、所述栅极和所述侧墙的应力记忆层；执行热退火。由于施加的应力靠近沟道，可以得到较好的器件性能；由于应力记忆层的厚度较现有技术的应力记忆层的厚度厚，可以诱发更高的应力并得到更好的间隙填充（gap?fill）效果；由于所得到的硅的非晶化量较大，可以增强应力记忆效果，获得更好的器件性能。
【专利说明】一种采用应力记忆技术制造半导体器件的方法
【技术领域】
[0001]本发明是涉及一种半导体制造【技术领域】，更确切的说，本发明涉及一种采用应力记忆技术制造半导体器件的方法。
【背景技术】
[0002]随着半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。应力记忆效应是一种半导体制造工艺中引入应力的方法。
[0003]在利用应力技术制造PMOS半导体的过程中，可以由e-SiGe和压应力覆盖层来获得较高的压应力。
[0004]但是在利用应力技术制造NMOS半导体的过程中，很难通过使用张应力技术来提高电子迁移率从而提高NMOS半导体的电学性能。例如，在传统的利用应力技术制造NMOS半导体的过程中，在形成侧壁和源漏极(S/D)注入的步骤之后，在器件之上覆盖应力记忆层并进行S/D退火工艺使位于其下的多晶硅栅极再结晶。在后续的工艺中，上述的应力记忆层被移除。这样的方法只能提高NMOS器件5-15%的电学性能。但是，当半导体器件尺寸按比例变小时，栅极之间的距离随之变小，从而减少了栅极之间源漏的面积及其非金属化的体积，还影响了应力记忆层的间隙填充效果，所以应力记忆对NMOS半导体作用的效果被减弱。
【发明内容】
[0005]鉴于以上问题，本发明提供一种采用应力记忆技术制造半导体器件的方法，包括以下步骤:提供一衬底；在所述衬底上形成栅极；在所述栅极两侧上形成侧墙；对所述衬底中将形成源漏极的区域进行离子注入；部分去除所述侧墙；形成覆盖所述衬底、所述栅极和所述侧墙的应力记忆层；执行热退火。
[0006]进一步，还包括在所述部分去除侧墙的步骤之后执行的离子注入预非晶化的步骤。
[0007]进一步，还包括在所述热退火步骤之后形成金属硅化层的步骤。
[0008]进一步，还包括在所述热退火步骤之后去除所述应力记忆层的步骤。
[0009]进一步，其中所述离子注入预非晶化的步骤是使用所述离子注入步骤使用的图案进行的。
[0010]进一步，所述器件为CMOS，其中对于PMOS采用选择性工艺，不执行所述部分去除侧墙的步骤。
[0011]在本发明中，由于施加的应力靠近沟道，所以可以得到较好的器件性能；此外，应力记忆层的厚度较现有技术的应力记忆层的厚度厚，所以可以诱发更高的应力并得到更好的间隙填充(gap fill)效果；另外，由于所得到的硅的非晶化量较大，所以可以增强应力记忆效果，获得更好的器件性能。【专利附图】
【附图说明】
[0012]图1A-1E是本发明的采用应力记忆技术制造半导体的结构示意图。
【具体实施方式】
[0013]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出应力记忆技术方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0014]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。接下来，将结合附图更加完整地描述本发明。
[0015]首先，如图1A所示，提供一衬底101。所述衬底可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)以及绝缘体上锗化硅(SiGeOI)等。在所述衬底中可以形成有掺杂区域和/或隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。所述衬底中可以形成有CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PM0S)等。此外，所述衬底的上表面还包含绝缘层(未示出)，绝缘层可以包含氧化硅、蓝宝石和/或其它适合的绝缘材料。
[0016]然后，进行在所述衬底的CMOS区域上形成多晶硅栅极102的步骤。所述形成的方法可以是沉积，其包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。在本发明的一个实施例中使用低压化学气相淀积(LPCVD)工艺来形成所述多晶硅栅极，其工艺条件包括:反应气体为硅烷(SiH4)，所述硅烷的流量范围可为100?200立方厘米/分钟(sccm)，如150sccm ;反应腔内温度范围可为700?750摄氏度；反应腔内压力可为250?350毫毫米汞柱(mTorr)，如300mTorr ；所述反应气体中还可包括缓冲气体，所述缓冲气体可为氦气(He)或氮气，所述氦气和氮气的流量范围可为5?20升/分钟(slm),如8slm、10slm或15slm。
[0017]接着还可以进行向所述衬底进行轻掺杂源漏极注入的步骤。
[0018]接着，在所述栅极两侧形成侧墙103。在一个实施例中，首先在半导体衬底上和栅极上依次沉积50-1000埃的氧化层和50-1000埃的氮化层。然后对所述侧墙氮化层进行刻蚀，所述刻蚀可以是对侧墙氮化层进行的垂直于半导体衬底表面方向的定向刻蚀，刻蚀的方法可以是干法刻蚀。然后对所述侧墙氧化层进行刻蚀，所述刻蚀可以是用稀释的氢氟酸溶液进行的湿法腐蚀的方法。于是便可以形成氧化硅-氮化硅侧墙。
[0019]接着，进行在所述衬底101中将形成源漏极的区域105进行离子注入的步骤。可以包括用离子注入工艺在栅极周围的半导体衬底中形成源漏极区域。
[0020]然后，如图1B所示，部分去除NMOS的侧墙使其具有较薄的形状。所述去除的方法可以是干法刻蚀、湿法刻蚀或其组合的方法，其中干法刻蚀包括反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻、激光切割或者这些方法的任意组合。湿法刻蚀包括采用氢氟酸溶液，例如缓冲氧化物蚀刻剂(BOE)或氢氟酸缓冲溶液(BHF)。
[0021]其中侧墙可以选择性地去除，根据NMOS中所形成的源漏极的形状选择性地去除使被薄化的侧墙外侧靠近所形成的源漏极靠近沟道的边缘。
[0022]而对于PMOS采用选择性工艺，不执行所述部分去除侧墙的步骤。
[0023]优选地，在所述侧墙部分选择性地去除之后，进行选择性离子注入预非晶化(PAI )的步骤。即在后续步骤中的金属硅化物形成的栅极和源漏极区域进行选择性离子注入预非晶化，通过高能量离子流对所述区域进行选择性离子轰击使其表面非晶化，以获得更大的非晶化硅的体积，从而增强后续应力记忆的效果。
[0024]然后，如图1C所示，进行形成覆盖所述衬底和所述栅极的应力记忆层104的步骤。所述形成应力记忆层的方法可以是沉积的方法。应力记忆层的材料可以是氮化硅。在本发明的一个实施例中，应力记忆层是用等离子增强化学气相沉积(PECVD)工艺在温度350至450°C，功率50至150W，反应腔压力4至IOTorr，SiH4流量为50-100sccm，NH3流量为400-700sccm，N2流量800-1500sccm的条件下形成。应力记忆层的厚度可以为200-800埃，其应力值为500至800MPa。
[0025]特别的，本发明中的应力记忆层的厚度可以选择大于现有技术中的应力记忆层厚度以在NMOS半导体衬底中的沟道区域诱发较高的应力。
[0026]由于上述步骤中所形成的侧墙具有较薄的厚度，所以在其上所沉积的应力记忆层距离沟槽较近。因此可以在NMOS半导体衬底中的沟道区域诱发较高的应力。
[0027]还可以包括在形成应力记忆层之前在栅极上形成缓冲氧化层的步骤，所述缓冲氧化层可以避免应力记忆层对栅极造成不必要的破坏并可作为之后应力记忆层的刻蚀停止层。
[0028]接着，进行热退火的步骤。对栅极以及源漏极区进行热退火处理使得应力记忆层所诱发的应力被记忆至NMOS半导体器件中，提高NMOS中沟道区域的电子迁移率，从而改善NMOS元件的电学性能。所述热退火可以使用快速升温退火工艺，在一个实施例中使用均温退火的工艺，利用900至1050°C的高温来活化源极/漏极区域内的掺杂质，使之前由于离子注入形成的非晶硅再结晶，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构，所述非晶硅的再结晶使得临近所述应力记忆层的衬底部分体积膨胀，其会显著提高应力记忆的效果。
[0029]其中热退火还可以是快速热退火或激光热退火的方法。在本发明的一个实施例的激光热退火中使用的是二氧化碳激光器，在该过程中通过激光束弧形或线性扫描来完成该热退火过程。在另外的实施例中使用的快速热退火的方法采用在温度1100至1150°C的条件下的NH3和Ar的气体混合物气氛中进行。所述气氛的加热以每秒约50°C的速度从800°C升高至1100至1150°C，其降温过程是每秒10-70°C的速度降至800°C。
[0030]然后，如图1D所示，去除NMOS区域上的应力记忆层104。可以使用干刻蚀或湿刻蚀工艺。
[0031 ] 然后，如图1E所示，进行后续的形成金属硅化层106的步骤，所述金属硅化层可以是形成于栅极和源漏极上。可以包括先在栅极和衬底上沉积金属硅化物阻挡层的步骤，该层可以是Si02;然后对金属硅化物阻挡层进行刻蚀以暴露接触孔形成区域所对应的衬底表面和/或栅极结构表面；然后进行沉积金属和快速退火处理的步骤在暴露的衬底表面和/或栅极结构表面形成金属硅化物。
[0032]为了说明和描述的目的，给出了本发明各个方面的以上描述。其并不旨在穷尽列举或将本发明限制为所公开的精确形式，且明显地，可以进行多种修改和变化。本发明旨在将对本领域技术人员是显而易见的这些修改和变化包括在由所附权利要求限定的本发明的范围内。
【权利要求】
1.一种采用应力记忆技术制造半导体器件的方法，包括:提供一衬底； 在所述衬底上形成栅极； 在所述栅极两侧上形成侧墙； 对所述衬底中将形成源漏极的区域进行离子注入； 部分去除所述侧墙； 形成覆盖所述衬底、所述栅极和所述侧墙的应力记忆层；执行热退火。
2.根据权利要求1所述的方法，还包括在所述部分去除侧墙的步骤之后执行的离子注入预非晶化的步骤。
3.根据权利要求1或2所述的方法，还包括在所述热退火步骤之后形成金属硅化层的步骤。
4.根据权利要求1所述的方法，还包括在所述热退火步骤之后去除所述应力记忆层的步骤。
5.根据权利要求2所述的方法，其中所述离子注入预非晶化的步骤是使用所述离子注入步骤使用的图案进行的。
6.根据权利要求1所述的方法，所述器件为CMOS，其中对于PMOS采用选择性工艺，不执行所述部分去除侧墙的步骤。
【文档编号】H01L21/336GK103489781SQ201210195636
【公开日】2014年1月1日 申请日期:2012年6月13日 优先权日:2012年6月13日
【发明者】徐伟中, 马桂英 申请人:中芯国际集成电路制造(上海)有限公司