专利名称：集成电路芯片封装件和应用之玻璃倒装基板结构的制作方法
技术领域：
本发明涉及一种集成电路芯片封装件及其应用，且特别是涉及一种具有铜凸块的集成电路芯片封装件和应用该集成电路芯片封装件的玻璃倒装基板结构。
背景技术：
集成电路芯片(IC chip)与玻璃基板之间电性的传递常以金属凸块(Bump)实施，现有的金属凸块是以金(Au)作为应用材质。这些金属凸块是在封装制造的过程产生，而其连接的方式和途径，则通过封装设计软件来做出金属凸块的实际图面。这些金属凸块的材质和硬度会受到封装制作工艺的限制，也限制了与玻璃基板连接之后的电性表现。
发明内容
本发明的目的在于提供一种的集成电路芯片封装件和应用该集成电路芯片封装件的玻璃倒装基板结构。在封装制造的过程形成铜凸块，不但降低成本，也可提供适当压合(与玻璃基板接合)的物理性与电气性表现。为达上述目的，根据本发明的一方面，提出一种集成电路芯片封装件，包括具有一芯片电路面的一集成电路芯片(IC chip)，和设置于芯片电路面上的多个铜凸块。再者，可于芯片电路面上再形成一非导电胶(nonconductive film, NCF)以覆盖该些铜凸块。根据本发明的另一方面，提出一种玻璃倒装基板结构，其包括一玻璃基板；形成于玻璃基板上的多个铝电极；形成于玻璃基板上并覆盖该些铝电极的一导电胶(例如各向异性导电胶，ACF)，导电胶包括多个导电粒子；具有一芯片电路面的一集成电路芯片(IC chip)，和设置于芯片电路面上的多个铜凸块。其中，铜凸块的顶面通过部分该些导电粒子与对应的该些铝电极电连接。同样地，可在集成电路芯片上再形成一非导电胶(nonconductive film , NCF)以覆盖该些铜凸块。根据本发明的又一方面，提出一种集成电路芯片封装件，包括具有一芯片电路面的一集成电路芯片(IC chip)、设置于芯片电路面上的多个铜凸块、和形成于该芯片电路面上并覆盖该些铜凸块的一非导电胶(NCF)。其中该非导电胶具有光穿透性，且铜凸块为合金或分层结构，该些铜凸块的铜金属成分占总成分的30%重量百分比 100%重量百分比。为让本发明的上述内容能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下
图1为本发明第一实施例的集成电路芯片封装件的示意图；图2为本发明第二实施例的集成电路芯片封装件的示意图；图3A 图3G为制造本发明第二实施例的集成电路芯片封装件的流程图；图4A为利用钻石刮刀对铜凸块的顶面进行机械处理的示意图；图4B为利用化学机械研磨对铜凸块的顶面进行机械处理的示意图5A 图5C为本发明第二实施例的集成电路芯片封装件与玻璃基板接合的流程图；图6A-图6C为使用没有非导电胶覆盖的凸块与面板组件对组时，导电胶内导电粒子流动的示意图；图7A-图7C为使用实施例的非导电胶覆盖的铜凸块与面板组件对组时，导电胶内导电粒子流动的示意图；图8为非导电胶(NCF)与导电胶(ACF)的粘度与温度的关系图；图9A为集成电路芯片的芯片电路面上初形成的铜凸块可能具有不平整表面、或有高度参差不齐的状况图；图9B为以钻石刮刀对铜凸块的顶面进行机械处理，除了去除氧化层，处理后的铜凸块具有良好的共平面度图；图9C为使用表面不平整、高度参差不齐的铜凸块会影响后续与面板组件接合的示意图。主要元件符号说明10、10’ 集成电路芯片封装件11、31、68、81 :集成电路芯片13、33、83 :芯片电路面15,35,84,85 :铜凸块151、351 :铜凸块的底面153、353 :铜凸块的顶面17、37:非导电胶171、371 :非导电胶的一平坦表面41 :钻石刮刀42 :纯水43:研磨浆46 :胶带47 :框架48 :芯片切割机49:晶片存储盒50 :面板组件51、61、71、88 :玻璃基板53、63、73、89 :铝电极55、65、75 :导电胶56、66、76 :导电粒子69:凸块D :距离
具体实施例方式
第一实施例
请参照图1，其绘示依照本发明第一实施例的集成电路芯片封装件的示意图。集成电路芯片封装件10至少包括一集成电路芯片(IC chip)ll和多个铜凸块(Cu Bump) 15。集成电路芯片11具有一芯片电路面13，而铜凸块15的底面151设置于芯片电路面13上。应用集成电路芯片封装件10于产品时，以玻璃基板为例，铜凸块15的顶面153可与玻璃基板上的电极对位，并通过玻璃基板上导电胶所包含的导电粒子进行铜凸块15与电极的电连接，达到集成电路芯片11与面板组件之间的电性传递。实施例中，铜凸块例如是为99%重量百分比以上的纯铜，或是铜金属成分占总成分的90%重量百分比以上。另外，铜凸块也可以是铜金属成分占总成分的30%重量百分比以上，100%重量百分比以下者的合金或分层结构。以铜凸块为铜/镍/金的分层结构为例，厚度例如是9/1/4 μ m或9/1/2 μ m或7/1/4 μ m,或是其他比例也可。关于集成电路芯片封装件10的实际制造过程，可在最短时间(如数小时)内，将铜凸块15直接完成与玻璃基板上铝电极(如ΙΤ0)的电性连结，以避免铜氧化与铜离子迁移短路(Migration)。另外，在铜凸块的制作工艺中，也可加入抑制氧化层生成的方式、或是直接去除氧化层的步骤。抑制氧化层生成的方式例如是在形成该些铜凸块15时通入氮气；或是在形成铜凸块15后，将一氧化抑制剂以喷洒或浸泡方式对该些铜凸块15进行处理。可应用的氧化抑制剂例如为一 5% 30%硫酸溶液、或为一 5% 30%氢氟酸溶液。直接去除氧化层的方式例如是形成铜凸块15后，对该些铜凸块15的顶面以钻石刮刀或化学机械研磨(CMP)方式去除 氧化层，并可由此控制该些铜凸块15的共平面度和表面粗糙度。相比较于传统使用金凸块，实施例所提出的铜凸块15可在封装制造的过程产生，提供了更低的成本，而应用于产品时则具有适当压合(与玻璃基板接合)的物理性与电气性表现。第二实施例请参照图2，其绘示依照本发明第二实施例的集成电路芯片封装件的示意图。第二实施例的集成电路芯片封装件10’与第一实施例的集成电路芯片封装件10同样具有集成电路芯片11和设置于芯片电路面13上的多个铜凸块15，但还包括一非导电胶(nonconductive film, NCF) 17形成于芯片电路面13上并覆盖该些铜凸块15，使铜凸块15不外露，以避免铜氧化与铜离子迁移短路(Migration)。如图2所示，覆盖该些铜凸块15的非导电胶17较佳具有一平坦表面171，且该平坦表面171至铜凸块15的顶面153呈一距离d0如同第一实施例，铜凸块例如是为99%重量百分比以上的纯铜，或是铜金属成分占总成分的90%重量百分比以上。另外，铜凸块也可以是铜金属成分占总成分的30%重量百分比以上，100%重量百分比以下者的合金或分层结构。以铜凸块为铜/镍/金的分层结构为例，厚度例如是9/1/4 μ m或9/1/2 μ m或7/1/4 μ m,或是其他比例也可。在第二实施例中，将非导电胶(NCF) 17覆盖铜凸块15以作为保护膜，可避免铜氧化与铜离子迁移短路，也可使铜凸块15的保存期限(即出货到压合前的期间)拉长。一实施例中，非导电胶17材料例如是包括弱酸或弱碱物质，酸碱值pH为4飞.5之间或7. 5^10之间，可避免铜氧化。—实施例中，非导电胶17材料例如是采用高分子树脂(Base Resin),其管芯尺寸在0. 05nnT500nm之间，能对抗空气中水分子渗透侵蚀,也可避免铜氧化。
一实施例中，为避免卤素离子(如氯离子、或溴离子等卤化物)侵蚀铜凸块、或与铜形成破坏集成电路上金属电路(铝电极)的侵蚀成分，非导电胶17材料本身例如是添加离子捕捉功能物质，例如采用NaOH或Ca (OH) 2的OH离子根，成份剂量例如为20ppm-5%，使游离分布的OH离子根可捕捉游离的铜离子和卤素离子，避免铜离子迁移短路和卤素离子侵蚀。一实施例中，为避免卤素离子(如氯离子、或溴离子等卤化物)侵蚀铜凸块，非导电胶17自身材料成份的卤素离子含量例如是控制在20ppm以下((T20ppm);由于测量误差，另一实施例中非导电胶的一卤素离子含量为2ppm以下。一实施例中，非导电胶17材料例如是包括高分子树脂30-40 %，(FillerSilica) 50-60%, (Dilution Epoxy) 2%_10%，离子捕捉剂氢氧化钠(NaOH)或氢氧化隹丐(Ca (OH) 2) 20ppm-5%等高分子化学材料。
图3A 图3G为制造本发明第二实施例的集成电路芯片封装件的流程图。如图3A所示，提供一晶片31，该晶片31具有一芯片电路面33，并在芯片电路面33上形成多个铜凸块35，该些铜凸块35的底面351与芯片电路面33接触。可依应用所需，但不限制地，对晶片31表面(例如以光致抗蚀剂)进行表面平坦化，对晶片31背面进行研磨制作工艺(例如钻石砂轮对晶片31的背面进行粗研磨和细研磨等两次机械式研磨)。实施例中，在铜凸块35形成后，可利用钻石刮刀41 (如图4A所示，与纯水42配合)、或利用化学机械研磨(CMP)方式(如图4B所示,使用由楽:液及磨粒所组成的CMP研磨浆43)对该些铜凸块35的顶面进行机械处理，除了可去除铜凸块35长成后所产生的氧化层，更可控制铜凸块的表面粗糙度与共平面度。接着，如图3B所示，形成一非导电胶(NCF) 37于芯片电路面33上并覆盖铜凸块35。此步骤的实施方式例如是以旋转涂布(Spin Coating)方式,利用旋转离心力将非导电胶37均匀涂抹上；也可利用胶带式贴合(Film Taping)方式形成非导电胶37。覆盖该些铜凸块35的非导电胶37可具有一平坦表面371，其至铜凸块35的顶面353呈一距离d。之后，如图3C，选择性地进行烘烤步骤，以使非导电胶37固化和稳定形态。之后,如图3D所示,进行晶片粘片(wafer mounting),可通过在晶片背面贴上胶带(blue tape) 46并置于框架(铁制或钢制或铜制框架)47上，将晶片贴合到框架47。接着，如图3E所示，再将框架47上的晶片送至芯片切割机48的切割平台上固定后进行切割。切割完后形成一个个集成电路芯片结构10井然有序排列于胶带46上。然后，如图3F所示，分离和检选(pick up)该些集成电路芯片结构10。并将集成电路芯片结构10装载到晶片存储盒(Tray)49内，如图3G所示。值得注意的是，在第二实施例中，以非导电胶(NCF)37覆盖铜凸块35，由于在晶片31上涂上非导电胶37作为保护膜，为能在加工过程准确切割(图3E)，非导电胶37颜色较佳具有光穿透性或透明或至少部分透明，使对位镜头能辨识出晶片31上的对位记号(如对位金属)。同样的，为了方便执行如图3D、图3F、图3G所示的程序，非导电胶37颜色较佳为透明或至少部分透明或具有穿透性特点。图5A 图5C为本发明第二实施例的集成电路芯片封装件10’与玻璃基板接合的流程图。首先，如图5A所示，提供一面板组件50，该面板组件50可包括一玻璃基板51、多个铝电极53形成于玻璃基板51上、和一导电胶55形成于玻璃基板51上并覆盖该些铝电极53。导电胶55，例如是一各向异性导电胶(ACF)贴合(Film Taping)于玻璃基板51上，且内含有多个导电粒子56。值得注意的是，一般常用的各向异性导电胶(ACF)常用的结构为双层导电胶材结构，由一非导电层(NCF)和一导电层复合叠成。但由于集成电路芯片封装件10’已附有非导电胶(NCF) 37，在与玻璃基板51接合时，实施的铝电极53上的导电胶55可使用单一层的导电胶材(ACF)结构(即不需如一般使用有NCF的双层ACF)。之后，如图5B所示，将第二实施例的集成电路芯片封装件10’的该些铜凸块35与面板组件50的该些铝电极53对位，并选择性地进行预贴合(如初烘烤)，以暂时固定集成电路。 如图5C所示，进行烘烤，以固定集成电路芯片封装件10’和面板组件50，使集成电路芯片封装件10’的铜凸块35的顶面353通过导电胶55内部分的导电粒子56而与对应的面板组件50的铝电极53电连接，以完成集成电路芯片封装件10’与面板组件50的组装制造程序。其中，集成电路芯片封装件10’与面板组件50对组后，电连接该些铜凸块35与该些铝电极53的导电粒子56刺穿该非导电胶37的表面。如前述，为能在加工过程准确切割(图3D-图3F)，非导电胶37颜色需具有光穿透性或透明或至少部分透明。同样的，为能在对位过程(图5B的程序)准确对位集成电路芯片封装件10’的铜凸块35和玻璃基板51上的铝电极53，芯片上的非导电胶37颜色较佳为透明或至少部分透明或具有光线穿透性，使对位镜头能辨识出晶片上的对位记号(如对位金属)。另外，如图5C所示对组集成电路芯片封装件10’与面板组件50时，导电胶(如ACF) 55受到压合时，内部导电粒子56的流动会受到非导电胶37粘度变化的影响。图6A-图6C绘示使用没有非导电胶覆盖的凸块与面板组件对组时，导电胶内导电粒子流动的示意图。在采用没有非导电胶的凸块69与面板组件(如包括玻璃基板61、铝电极63、导电胶65和内部导电粒子66)对组时(图6A)，导电胶(如ACF) 65受到挤压，而集成电路芯片68上因为无非导电胶覆盖凸块69的影响，压合时导电粒子66流动(图6B的箭号)不会因挤压过程而流动太快，也比较不会使得压合后所补捉到的导电粒子66数会有过少的情况(图6C)。图7A-图7C绘示使用非导电胶覆盖的铜凸块与面板组件(如包括玻璃基板71、铝电极73、导电胶75和内部导电粒子76)对组时，导电胶内导电粒子流动的示意图。一般在集成电路芯片31上的铜凸块35的硬度例如约为80HV以上、或为100HV以上。与面板组件对组时(图7A)，导电胶(如ACF)75受到挤压，但铜凸块35上所覆盖的非导电胶37会占去原来导电粒子流动的空间，很容易影响导电粒子流动速度(图7B的箭号)，压合时导电粒子76流动容易因挤压过程而流动太快，可能使压合后所补捉到的导电粒子76数会有过少的情况(图7C)。请参照图8，其为非导电胶(NCF)与导电胶(ACF)的粘度与温度的关系图。一实施例中，非导电胶(NCF)例如是配合导电胶ACF的温度相依特性。如图8所示的导电胶ACF的黏度-温度曲线(曲线-▲-代表；一非导电胶的粘度-温度数据由曲线- -代表)，非导电胶(NCF)的粘度系数可选择在_0.3KPa· S/°C (最佳化直线A的斜率)至-8KPa*S/°C (最佳化直线B的斜率)之间(即当上升每1°C时，粘度下降O. 3 8K Pa -S) 0可观察到，当非导电胶(NCF)的粘度系数大于约-O. 3KPa · S/°C或小于约-O. 3KPa · S/°C时，铜凸块上所捕捉到的导电粒子数较少，甚至有不到2颗的情形。反之，当非导电胶(NCF)的粘度系数在-O. 3KPa · S/°C至-8KPa · S/°C的区间内，铜凸块上所捕捉到的导电粒子数明显良好，有效粒子甚至达20颗以上。另一实施例，非导电胶(NCF)的粘度系数也可选择在-4KPa · S/°C (最佳化直线C的斜率)至-5KPa · S/°C之间。一实施例中，使铜凸块35与铝电极73电连接导通的导电粒子76的数目约为2 200颗，另一实施例约为3 30颗。无论是第一实施例或是第二实施例有无非导电胶37覆盖，较佳地，可于铜凸块的制造过程中，在铜凸块顶面(之后与面板组件的电极接合的接触面)施以去除氧化层或抑制氧化层长成的处理。更具体而言，可于铜凸块生产制造时于该区灌氮气制造，以驱除氧气避免氧化层的生成。或于铜凸块形成后(如图3A之后)，喷洒或浸泡酸剂(以去除氧化层和抑制长成)或以钻石刮刀或化学机械研磨(CMP)研磨去除氧化层。图9A绘示集成电路芯片81的芯片电路面83上初形成的铜凸块84可能具有不平整表面、或有高度参差不齐的状况。图9B绘示以钻石刮刀41对该些铜凸块84的顶面进行机械处理，除了去除氧化层，处理后的铜凸块85具有良好的共平面度(高度齐平)。图9C绘示使用表面不平整、高度参差不齐的铜凸块84会影响后续与面板组件接合的示意图。在此实施例中，通过机械处理的过程可使铜凸块的共平面度和表面粗糙度得到控制，使铜凸块与面板组件(如玻璃基板88上的铝电极89)可接合良好。值得注意的是，若铜凸块85的表面粗糙度过大(例如>2um)，会使压合程序(如图5B-图5C)进行时，导电粒子接触不良或有效数目过少。当表面粗糙度过小(例如〈O. 05um)，会使压合程序(如图5B-图5C)进行时，导电粒子因抓着力不足因而接触不良、或是滑脱到铜凸块以外的区域。一实施例中，铜凸块85的表面粗糙度为0.05 μ πΓ2 μ m之间。另一实施例为O. 8 μ πΓ . 2 μ m之间。综合上述，使用铜凸块取代现有的金材质可使成本降低，而封装铜凸块是在封装制造的过程产生，可提供适当 压合(与玻璃基板接合)的物理性与电气性表现。实施例中，可使用非导电胶(NCF)覆盖铜凸块，以避免铜氧化与铜离子迁移短路等问题，也可使铜凸块的保存期限(出货到压合前的期间)拉长，并可减少玻璃基板导电胶(ACF)的结构层为单I层的导电胶层(原常用导电胶为两层结构，包括非导电胶NCF和ACF导电胶的复合叠层)，提供导电胶(ACF)成本减少。再者，更可于非导电胶的材料中添加特殊成份以提升避免铜凸块产生氧化与铜离子迁移短路的效果。再者，更可通过非导电胶材料的物理特性(如黏度)与现有导电胶(ACF)的材质匹配，达到与玻璃基板良好的电性结合，得到真正的量产。另外，实施例的铜凸块封装结构的切割晶片和检选管芯方式，能够控制作为保护膜的非导电胶(NCF)材料的变形或剥离(Peeling)，实现分割晶片取下芯片单元，并确保出货后品质。另外，值得注意的是，以上虽列举不同实施例分别进行说明，然而实际应用上，可结合不同实施例。综上所述，结合以上实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种集成电路芯片封装件，包括 集成电路芯片(ic chip)，具有一芯片电路面；和 多个铜凸块，其底面设置于该芯片电路面上。
2.如权利要求1所述的集成电路芯片封装件，还包括一非导电胶(nonconductivefilm, NCF)，形成于该芯片电路面上并覆盖该些铜凸块，且该非导电胶具有光穿透性。
3.如权利要求2所述的集成电路芯片封装件，其中覆盖该些铜凸块的该非导电胶具有一平坦表面，且该平坦表面至该些铜凸块的顶面呈一距离。
4.如权利要求2所述的集成电路芯片封装件，其中该非导电胶为一透明非导电胶。
5.如权利要求2所述的集成电路芯片封装件，其中该非导电胶包括高分子树脂(BaseResin)，其管芯尺寸在0. 05nnT500nm之间。
6.如权利要求2所述的集成电路芯片封装件，其中该非导电胶包括弱酸或弱碱物质，酸碱值pH为4 6. 5之间或7. 5 10之间。
7.如权利要求2所述的集成电路芯片封装件，其中该非导电胶包括氢氧离子根(0H-)，含量为20ppnT5%。
8.如权利要求2所述的集成电路芯片封装件，其中该非导电胶包括氢氧化钠(NaOH)或氢氧化钙(Ca(OH)2)。
9.如权利要求2所述的集成电路芯片封装件，其中该非导电胶的一卤素离子含量为20ppm以下。
10.如权利要求2所述的集成电路芯片封装件，其中该非导电胶的一卤素离子含量为2ppm以下。
11.如权利要求2所述的集成电路芯片封装件，其中该非导电胶的粘度系数在-0. 3KPa S/°C至-8KPa S/°C之间。
12.如权利要求2所述的集成电路芯片封装件，其中该非导电胶的粘度系数在-4KPa S/°C至-5KPa S/°C之间。
13.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块的硬度在80HV以上。
14.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块的一表面粗糙度在0.05 u m^2 u m 之间。
15.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块的一表面粗糙度在0.8 u m l. 2 u m 之间。
16.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块为合金或分层结构，该些铜凸块的铜金属成分占总成分的30%重量百分比 100%重量百分比。
17.如权利要求16所述的集成电路芯片封装件，其中该些铜凸块为铜镍金的分层结构。
18.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块的铜金属成分占总成分的90%重量百分比以上。
19.如权利要求1所述的集成电路芯片封装件，其中该些铜凸块为99%重量百分比以上的纯铜。
20.一种玻璃倒装基板结构，包括 权利要求1的集成电路芯片封装件；玻璃基板； 多个铝电极，形成于该玻璃基板上；以及 导电胶，形成于该玻璃基板并覆盖该些铝电极，该导电胶包括多个导电粒子，其中 该集成电路芯片封装件中的该些铜凸块的顶面通过部分该些导电粒子与对应的该些铝电极电连接。
21.如权利要求20所述的玻璃倒装基板结构，其中该导电胶为一单层导电胶材。
22.如权利要求20所述的玻璃倒装基板结构，其中该导电胶为一各向异性导电胶(ACF)，其包括非导电层与导电层的一复合叠层。
23.如权利要求20所述的玻璃倒装基板结构，其中该集成电路芯片封装件还包括非导电胶(nonconductive film, NCF),形成于该芯片电路面上并覆盖该些铜凸块,该导电胶的该些导电粒子穿破该非导电胶的表面，以电连接该些铜凸块与该些铝电极。
24.如权利要求23所述的玻璃倒装基板结构，其中电连接该些铜凸块与该些铝电极的该些导电粒子的数目约为2 200颗。
25.如权利要求23所述的玻璃倒装基板结构，其中电连接该些铜凸块与该些铝电极的该些导电粒子的数目约为3 30颗。
26.一种集成电路芯片封装件，包括 集成电路芯片(IC chip)，具有芯片电路面； 多个铜凸块，其底面设置于该芯片电路面上，该些铜凸块为合金或分层结构，该些铜凸块的铜金属成分占总成分的30%重量百分比 100%重量百分比；和 非导电胶(nonconductive film, NCF),形成于该芯片电路面上并覆盖该些铜凸块,且该非导电胶具有光穿透性。
27.如权利要求26所述的集成电路芯片封装件，其中该非导电胶为一透明非导电胶。
28.如权利要求26所述的集成电路芯片封装件，其中该些铜凸块为铜镍金的分层结构。
29.如权利要求26所述的集成电路芯片封装件，其中该些铜凸块的铜金属成分占总成分的90%重量百分比以上。
30.如权利要求26所述的集成电路芯片封装件，其中该些铜凸块为99%重量百分比以上的纯铜。
31.一种玻璃倒装基板结构，包括 权利要求26的集成电路芯片封装件； 玻璃基板； 多个铝电极，形成于该玻璃基板上；以及 导电胶，形成于该玻璃基板并覆盖该些铝电极，该导电胶包括多个导电粒子，其中 该集成电路芯片封装件中的该些铜凸块的顶面通过部分该些导电粒子与对应的该些铝电极电连接。
32.如权利要求31所述的玻璃倒装基板结构，其中该导电胶为一单层导电胶材。
33.如权利要求32所述的玻璃倒装基板结构，其中该集成电路芯片封装件还包括非导电胶(nonconductive film, NCF),形成于该芯片电路面上并覆盖该些铜凸块,该导电胶的该些导电粒子穿破该非导电胶的表面以电连接该些铜凸块与该些铝电极。
全文摘要
本发明公开一种集成电路芯片封装件和应用之玻璃倒装基板结构。集成电路芯片封装件包括具有一芯片电路面的一集成电路芯片(IC chip)，和设置于芯片电路面上的多个铜凸块。再者，可在芯片电路面上再形成一非导电胶(NCF)以覆盖该些铜凸块。玻璃倒装基板结构包括一玻璃基板，形成于玻璃基板上的多个铝电极，形成于玻璃基板上并覆盖该些铝电极的一导电胶。导电胶包括多个导电粒子。集成电路芯片封装件与玻璃基板接合时，铜凸块可通过导电粒子与对应的铝电极电连接。
文档编号H01L23/14GK103050463SQ20121023775
公开日2013年4月17日 申请日期2012年7月9日 优先权日2011年10月12日
发明者林泰宏 申请人:联咏科技股份有限公司