专利名称：一种提高功率集成电路无源器件性能的结构的制作方法
技术领域：
本发明涉及一种提高功率集成电路无源器件性能的结构，属于微电子技术领域。
背景技术：
射频、微波领域需要大量的功率放大器，来得到高的输出功率，以增加传输的距离，同时，要求功率放大器具有较高的效率，以减少散热的成本。基于硅Si基的LDMOS因为具有较高的功率增益和高的击穿电压被广泛的用于射频、微波领域来实现功率放大器。功率集成电路不但需要有源的功率器件，同时也需要无源的器件，用来做输入、输出和级间的阻抗匹配。但是功率集成电路通常衬底的掺杂浓度很高，在上面直接做无源器件如电感或电容会带来非常大的损耗。因此目前高功率的放大器通常是基于分立的功率器件，在片外需要大量的无源器件如电感或电容，来实现高的品质因子，这样极大的增加了成本、降低了可靠性。
发明内容
本发明所要解决的技术问题是提供一种提高功率集成电路无源器件性能的结构，在片内实现无源器件，器件损耗小，散热能力高，提高了无源器件和有源器件的性能。为解决上述技术问题，本发明提供一种提高功率集成电路无源器件性能的结构，其特征是，功率集成电路芯片中无源器件与有源器件之间设置一将无源器件与有源器件隔离的金属板，所述无源器件堆叠在所述金属板上。所述金属板上面设置一层或多层用于实现复杂的无源器件的金属层。所述无源器件的源端直接与所述金属板相连。所述金属板接地。所述金属层与所述金属板之间设置有绝缘层。所述无源器件设置在衬底上。所述衬底为高阻衬底。本发明所达到的有益效果
本发明的提高功率集成电路无源器件性能的结构，将一些对性能要求很高的无源器件，如电感、变压器等通过在有源器件的上方堆叠的方式实现，减小了集成电路的面积。只用来做无源器件的一层不需要复杂的走线，因此可以增加金属的厚度，减小器件的损耗。本发明无源器件和有源器件通过一个大的金属板隔离。对于电场，大的金属板能够将电场隔离。对于磁场，需要保证它的厚度大于趋肤深度，在2GHz的时候，金属的趋肤深
度通常在1.5μπι到I. 8 Um之间。因此只要保证金属板的厚度能够大于3 μ m,就可以实
现非常好的电磁场的隔离。这样无源器件和有源器件之间没有任何的影响。此外没有电磁场能够进入衬底，衬底通常是有损的，因此能够减低能量的损耗，提高无源器件的性能。在功率芯片上面通过堆叠提高了芯片的厚度。功率器件通常做在衬底的表面，能量由上往下，通过衬底背面的热沉进行散热。因此衬底的厚度越小，散热性能越好。但是因为芯片越薄，芯片越容易弯曲，这样严重制约了硅片可以减薄的厚度，目前芯片减薄只能做
到40μ m。然而采用本结构，上面堆叠了很厚的介质，提高了芯片的厚度，这样可以非常方
便的进行硅片的减薄，而不会弯曲，大大提高芯片的散热能力。功率器件通常是有非常多得小管子并联在一起，需要非常多得金属连线，当芯片存在大的金属板时，这些连线相当于微带线，采用微带线结构减少了金属连线之间的寄生电感，同时电磁场都集中在互连线和大的金属板之间。能量不会被衬底所消耗，减少了损耗。采用本结构，源端直接跟大的金属板相连，而不需要依靠衬底作为导电层，这样可以减小衬底的掺杂浓度，使用高阻衬底，提高了无源器件和有源器件的性能。
图I是本发明的一实施例的功率集成电路俯视 图2是图I的A-A剖面 图3是本发明的另一实施例的功率器件LDMOS的剖面结构示意 图4是本发明的又一实施例的功率集成电路的剖面 图5是本发明的又一实施例的功率集成电路的俯视 图6是图5中B-B剖面图。
具体实施例方式下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。实施例I
如图I和图2所示，功率集成电路芯片中包含衬底I、金属板2和绝缘层3和芯片的封闭引脚6，封装采用的是键合线的形式。衬底I是用来形成功率器件和一些最基本的无源器件，对品质因子要求不是很高的，如偏置电阻和直流的解耦电容等等。其中包含了几层金属，用来做连线。金属板2是为了提高无源器件和有源器件的隔离。金属板2通常接地，功率器件的源端也与金属板2接在一起，形成一个电流回路。绝缘层3需要有一定的厚度，通常厚度为大于60 μ m。金属板2上设置厚的金属可以做无源器件，提高无源器件的品质因
子，厚度通常大于10 μ m。4和5显示的是一个半圈的单端电感的两个接头，电感的一端5
接地，电感的另外一端4通过金属板2上面的开口 21，跟内部电路相连。源端通过键合线7、8与地连接。输入引脚6和输出引脚9接输入和输出，其中也包含一些功率集成电路需要的电源和一些偏置信号等。在芯片上除了引脚以外的其它地方都覆盖了一层钝化层，该钝化层主要是Si3N4，用来保护芯片。实施例2
本实施例中结合功率集成电路中的功率器件LDMOS的结构说明本发明，以N型LDMOS的结构为例进行说明，P型LDMOS与N型LDMOS同理。
如图3所示，功率器件LDMOS包含栅极16、源极13和漏极11。本功率集成电路的源端13不通过衬底19接地，而是通过功率集成电路中大的金属板接地，因此跟传统的功率集成电路相比，衬底的电阻率可以提高，这样可以降低损耗。源极13和漏极11是重掺杂的N型组成的源和漏，掺杂浓度通常在IO1Vcm3以上，金属连线18、12分别与源极13和漏极11连接。源极13通过金属连线18跟大的金属板连接在一起的。漂移区10是一段N型掺杂的漂移区，用来提高LDMOS器件的击穿电压。沟道14是P-Body，是用来形成LDMOS的沟道的，调节它的掺杂浓度可以改变LDMOS的阈值电压，此外也可以防止沟道14的Punch-Through。沟道14上设置一用来给P-型沟道14提供一个固定的电位的P型重掺杂层17，防止寄生的Bipolar导通。栅极16和沟道14之间设置绝缘层15，绝缘层15通常由SiO2组成。实施例3
本实施例中在实施例I的基础上，进行了进一步改进。如图4所示，采用TSV(Through-SiIicon-Via,穿娃通孔)的方法把衬底I给打穿，在衬底I上形成贯穿的通道20,金属板2通过通道20连接至衬底背面的热沉进行散热。这样衬底I可以贴在导电的热沉 上面，自然实现了接地，而不需要采用Bondwire或者倒装焊将源级引出。也可以同时采用这两种方法，这样可以进一步减少寄生的电感和电阻，提高器件的效率。其余与实施例I相同。实施例4
在实施例I的基础上，为了实现比较复杂的无源器件，如多圈电感、差分电感或变压器等，在金属板2上面仅设置一层金属是很难实现这么复杂的结构。本实施例以实现较复杂的无源器件差分电感为例，如图5、图6所示，在金属板2上面设置两层金属，以实现更复杂的无源器件结构。通过在实施例I基础上增加了一层金属层23和绝缘层22来实现差分电感。其中金属层23的厚度可以稍微薄一点，厚度在3到5μπι附近即可。在其他实施方式中，金属层23的层数还可以进一步增加，做到三层甚至是更多层，以实现更复杂的无源器件结构功能。其余与实施例I相同。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。
权利要求
1.一种提高功率集成电路无源器件性能的结构，其特征是，功率集成电路芯片中无源器件与有源器件之间设置一将无源器件与有源器件隔离的金属板，所述无源器件堆叠在所述金属板上。
2.根据权利要求I所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述金属板上面设置一层或多层用于实现复杂的无源器件的金属层。
3.根据权利要求I所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述无源器件的源端直接与所述金属板相连。
4.根据权利要求I所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述金属板接地。
5.根据权利要求2所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述金属层与所述金属板之间设置有绝缘层。
6.根据权利要求I所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述无源器件设置在衬底上。
7.根据权利要求6所述的一种提高功率集成电路无源器件性能的结构，其特征是，所述衬底为高阻衬底。
全文摘要
本发明公开了一种提高功率集成电路无源器件性能的结构，功率集成电路芯片中设置一金属板，将无源器件与有源器件隔离，无源器件堆叠在衬底上，减小了集成电路的面积。用来做无源器件的一层不需要复杂的走线，因此可以增加金属的厚度，减小器件的损耗。大的金属板能够将电场隔离，无源器件和有源器件之间没有任何的影响。没有电磁场能够进入衬底，衬底通常是有损的，因此能够减低能量的损耗，提高无源器件的性能。在功率芯片上面通过堆叠提高了芯片的厚度，可以减薄硅片的厚度，而不会弯曲，大大提高芯片的散热能力。源端直接跟大的金属板相连，不需要依靠衬底作为导电层，可以减小衬底的掺杂浓度，提高了无源器件和有源器件的性能。
文档编号H01L23/367GK102820286SQ201210244008
公开日2012年12月12日 申请日期2012年7月16日 优先权日2012年7月16日
发明者曾大杰, 余庭, 赵一兵, 张耀辉 申请人:昆山华太电子技术有限公司