半导体器件制造方法
【专利摘要】本发明公开了一种半导体器件制造方法，包括：在衬底上形成接触牺牲图形，覆盖源区与漏区并且暴露栅极区域；在衬底上形成层间介质层，覆盖接触牺牲图形并且暴露栅极区域；在暴露的栅极区域中形成栅极堆叠结构；去除接触牺牲图形，留下了源漏接触沟槽；在源漏接触沟槽中形成源漏接触。依照本发明的半导体器件制造方法，通过接触牺牲层工艺有效降低了栅极侧墙与接触区域之间的间距，并且增大了接触区域面积，从而有效减小了器件寄生电阻。
【专利说明】半导体器件制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造领域，更具体地，涉及一种具有增大接触区域的MOSFET的制造方法。
【背景技术】
[0002]随着MOSFET的特征尺寸持续缩减，寄生电阻在器件的总电阻中占据的比重越来越大，严重制约了小尺寸器件性能的提升。现有的降低寄生电阻的结构/方法包括形成提升源漏、在源漏区中/上形成金属硅化物、提高接触面积等等。
[0003]然而，无论采用何种结构/方法，源/漏区的接触区域(或接触孔，CA)与栅极侧墙之间仍然有较大的间距，电子/空穴的载流子从源区穿越沟道区达到漏区的距离仍然较大，因此寄生电阻依然无法有效的减小，器件性能提升程度有限。
【发明内容】
[0004]有鉴于此，本发明的目的在于采用新的制造方法以接触牺牲层工艺代替传统的替代栅工艺，大幅减小接触区域与栅极之间的间距，从而有效地减小器件寄生电阻。
[0005]实现本发明的上述目的，是通过提供一种半导体器件制造方法，包括:在衬底上形成接触牺牲图形，覆盖源区与漏区并且暴露栅极区域；在衬底上形成层间介质层，覆盖接触牺牲图形并且暴露栅极区域；在暴露的栅极区域中形成栅极堆叠结构；去除接触牺牲图形，留下了源漏接触沟槽；在源漏接触沟槽中形成源漏接触。
[0006]其中，衬底中还包括浅沟槽隔离，接触牺牲图形暴露了部分浅沟槽隔离。其中，层间介质层覆盖了部分浅沟槽隔离。
[0007]其中，形成接触牺牲图形之后、形成层间介质层之前，还包括在接触牺牲图形侧面上形成源漏接触侧墙。其中，源漏接触侧墙为氮化硅、氮氧化硅。
[0008]其中，形成接触牺牲图形之后，还包括执行离子注入，在衬底中形成轻掺杂的源漏延伸区和晕状源漏掺杂区。
[0009]其中，形成栅极堆叠结构包括在暴露的栅极区域中沉积高k材料的栅极绝缘层、金属氮化物的功函数调节层以及金属的电阻调节层。其中，形成栅极堆叠结构之后还包括平坦化电阻调节层、功函数调节层、层间介质层直至暴露接触牺牲图形。
[0010]其中，形成源漏接触的步骤进一步包括:执行源漏离子注入，在源漏接触沟槽中暴露的衬底中形成源漏重掺杂区；在源漏重掺杂区中形成金属硅化物；在源漏接触沟槽中金属硅化物上依次沉积衬垫层和填充层；平坦化填充层和衬垫层直至暴露栅极堆叠结构。
[0011]其中，平坦化填充层和衬垫层之后，进一步包括:沉积第二层间介质层；刻蚀第二层间介质层形成源漏接触孔，在源漏接触孔中填充形成第二源漏接触；沉积第三层间介质层；刻蚀第三层间介质层形成互连孔，在互连孔中填充形成互连线。
[0012]其中，形成金属硅化物的步骤进一步包括:在源漏接触沟槽中沉积金属层，退火使得金属层与衬底中硅反应形成金属硅化物，剥除未反应的金属层。[0013]其中，接触牺牲图形为多晶硅、非晶硅、非晶碳及其组合。
[0014]其中，接触牺牲图形与衬底之间还包括垫氧化层。
[0015]依照本发明的半导体器件制造方法，通过接触牺牲层工艺有效降低了栅极侧墙与接触区域之间的间距，并且增大了接触区域面积，从而有效减小了器件寄生电阻。
【专利附图】
【附图说明】
[0016]以下参照附图来详细说明本发明的技术方案，其中:
[0017]图1至图12为根据本发明的半导体器件制造方法各个步骤的剖视图；以及
[0018]图13为根据本发明的半导体器件制造方法的流程图。
【具体实施方式】
[0019]以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”、“厚”、“薄”等等可用于修饰各种器件结构。这些修饰除非特别说明并非暗示所修饰器件结构的空间、次序或层级关系。
[0020]参照图13以及图1?图3，在衬底上形成接触牺牲图形，覆盖源区与漏区并且暴露栅极区域。
[0021]如图1所示，在衬底I上沉积接触牺牲层3。提供衬底1，其材质可以是(体)Si (例如单晶Si晶片)、S01、单晶Ge、Ge01 (绝缘体上Ge)，也可以是其他化合物半导体，例如GaAs、SiGe、GeSn、lnP、lnSb、GaN等等。优选地，衬底I选用体Si或S01,以便与CMOS工艺兼容。优选地，在衬底I中刻蚀形成浅沟槽并且沉积填充氧化硅等绝缘材料形成浅沟槽隔离(STI) 2。采用LPCVD、PECVD、HDPCVD、MOCVD、MBE、ALD、蒸发、溅射等常规方法，在衬底I上沉积接触牺牲层3。接触牺牲层3用于限定稍后要形成源漏接触的区域，与后栅工艺中假栅极所起的作用类似，因此也可以称作假源漏接触区。接触牺牲层3的材质例如是多晶硅、非晶硅、非晶碳等，其厚度例如要大于稍后需要形成的栅极的高度，例如是50?500nm。优选地，在接触牺牲层3与衬底I之间还包括较薄的垫氧化层4，其材质例如是氧化硅，厚度例如是I?IOnm0
[0022]如图2所示，刻蚀接触牺牲层3，暴露了栅极区域以及部分STl区域。光刻形成掩模图形之后(未示出)，采用各向异性的刻蚀，例如等离子刻蚀、反应离子刻蚀等干法刻蚀或者TMAH等湿法刻蚀，刻蚀接触牺牲层3以及垫氧化层4直至暴露衬底，形成了接触牺牲图形3A。其中，接触牺牲图形3A覆盖了未来要形成的器件的源漏区，而通过开口 3B暴露了栅极区域以及通过开口 3C暴露了部分ST12的区域。开口 3B用于稍后沉积栅极堆叠结构因此也称作栅极开口(栅极开口宽度要等于稍后要形成的栅极堆叠结构的宽度与源漏接触侧墙的宽度之和)，开口 3C用于器件之间的隔离因此也称作隔离开口。
[0023]优选地，如图3所示，执行源漏掺杂注入。以接触牺牲图形3A为掩模，采用低剂量、低能量的倾斜源漏离子注入，利用阴影效应(Shadow Effect)控制了掺杂剂注入位置而形成了轻掺杂的源漏延伸区1A、以及源漏延伸区IA下方衬底中的晕状(Halo)源漏掺杂区IB0随后快速退火(例如激光快速退火)以激活掺杂剂。掺杂离子的种类、剂量、浓度依照器件电学性能需要而设定。可选地，在接触牺牲图形3A、垫氧化层4两侧形成含有扩散源的侧墙(未示出)，通过离子扩散作用形成轻掺杂的源漏延伸区1A。
[0024]参照图13以及图4，在接触牺牲图形侧面形成源漏接触侧墙。
[0025]如图4所示，沉积例如为氮化硅、氮氧化硅的绝缘材质并且随后刻蚀形成了源漏接触侧墙5，位于接触牺牲图形3A的侧面。具体地，源漏接触侧墙5位于栅极开口 3B的两个侧面上，以及隔离开口 3C的两个侧面上。源漏接触侧墙5的厚度不大于隔离开口 3C的宽度，例如为5~IOnm0
[0026]参照图13以及图5、图6，形成层间介质层，覆盖接触牺牲图形并且暴露栅极区域。
[0027]如图5所示，在整个器件上沉积层间介质层(ILD)6。采用LPCVD、PECVD、旋涂、喷涂、丝网印刷等方法，形成通常为氧化硅以及低k材料的ILD6，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C 二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。ILD6的厚度要大于接触牺牲图形3A的厚度，例如为100~lOOOnm。
[0028]如图6所示，在ILD6上旋涂光刻胶7，光刻形成光刻胶开口 7A以暴露ILD6，随后选择性刻蚀ILD6形成ILD开口 6A以暴露栅极区域(前述栅极开口 3B)。当ILD6为氧化硅、源漏接触侧墙5为氮化硅、衬底I为硅时，可以选择碳氟基刻蚀气体的种类、流速以及压力等工艺参数，使得刻蚀氧化硅的速率显著快于刻蚀氮化硅/硅的速率，例如刻蚀比控制在10:1以上。通过刻蚀速率、时间的选择来控制刻蚀停止点。或者采用HF基湿法腐蚀液去除氧化硅。值得注意的是，ILD6此时仍然覆盖了 STI2以及部分源漏接触侧墙5，以便能提供器件之间的隔离绝缘。此时，栅极开口 3B已经被部分源漏接触侧墙5占据了侧壁，其剩余宽度为栅极堆叠的宽度。
[0029]参照图13以及图7、图8，在暴露的栅极区域中形成栅极堆叠结构。
[0030]如图7所示，通过PECVD、HDPCVD、MOCVD、MBE、ALD等方法，在栅极开口 3B底部与衬底I接触的面上沉积形成栅极绝缘层8。栅极绝缘层8的材质为高k材料，包括但不限于氮化物(例如SiN、AIN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如A1203、Ta2O5' TiO2, Zn。、ZrO2, HfO2, CeO2, Y2O3> La2O3)、钙钛矿相氧化物(例如 PbZrxTi1^xO3(PZT)、BaxSivxTiO3(BST))。随后，通过PECVD、MOCVD、MBE、ALD、蒸发、溅射等方法在ILD6上以及栅极开口 3B中沉积栅极导电层9。栅极导电层9优选地包括材质为TiN、TaN等金属氮化物的功函数调节层，以及材质为Cu、Al、T1、Mo、Ta、W等金属的电阻调节层。栅极绝缘层8与栅极导电层9共同构成栅极堆叠结构
[0031]优选地，如图8所示，采用回刻工艺或者CMP工艺，平坦化栅极导电层9、ILD6直至暴露接触牺牲图形3A。
[0032]参照图13以及图9，去除接触牺牲图形，留下了源漏接触沟槽。例如采用TMAH等各向异性的湿法腐蚀液，刻蚀去除多晶硅、非晶硅材质的接触牺牲图形3A，或者采用氧等离子刻蚀去除非晶碳材质的接触牺牲图形3A。随后，采用HF基腐蚀液去除氧化硅材质的垫氧化层4。由此，去除了接触牺牲图形之后，留下了源漏接触沟槽3D (先前接触牺牲图形3A所占据的空间)，暴露了衬底1、源漏延伸区1A、部分STI2、以及源漏接触侧墙5。
[0033]参照图13以及图10~图12，在源漏接触沟槽中形成源漏接触。如图10所示，优选地，执行源漏注入形成源漏重掺杂区1D，注入离子种类与轻掺杂注入形成源漏延伸区IA的种类相同、与Halo源漏掺杂区IB的种类不同，但是注入剂量、能量更大，从而获得结深更大、浓度更高的源漏重掺杂区1C。可选地，采用选择性外延的方式在源漏接触沟槽3D中、衬底I上形成提升源漏(未示出)。在形成源漏外延区的同时执行原位掺杂，或者在形成源漏外延区之后执行注入掺杂并退火激活。
[0034]在源漏接触沟槽3D中溅射、蒸发形成金属薄层(未示出)，例如是N1、Pt、Co、Ti及其组合，然后快速退火或者低温退火(400?600°C)，使得金属薄层与衬底1、源漏区中的Si反应形成金属硅化物10，用于进一步降低接触电阻。剥除未反应的金属薄层。此时由于氧化物材料的STI2、氮化硅材质的源漏接触侧墙5与金属薄层不反应，因此金属硅化物10仅形成在衬底I (源漏重掺杂区1C)中。
[0035]如图11所示，在源漏接触沟槽3D中金属硅化物10上依次沉积TiN、TaN的材质的阻挡层IlA(衬垫层)以及W、Al、Mo、Ti等材质的填充层11B，以形成了源漏接触11。优选地，采用CMP等工艺平坦化阻挡层IlA/填充层11B，直至暴露栅极堆叠结构的栅极导电层9(电阻调节层9B)。此时，源漏接触11与栅极堆叠结构之间的间距仅为源漏接触侧墙5的厚度，该间距大幅减小了 ；此外，源漏接触11覆盖了整个源漏区，其面积较之现有技术大幅提升。因此，依照本发明的这种大面积源漏接触有效降低了寄生电阻。
[0036]如图12所示，完成后续工艺。例如在整个器件上沉积例如氮化硅材质的第二ILD12，刻蚀ILD12形成源漏接触孔，在源漏接触孔中填充金属材料形成第二源漏接触11C，在整个器件上沉积例如为氧化硅的第三ILD13，刻蚀形成互连孔，在互连孔中沉积Al、Ti等金属形成互连线14。
[0037]依照本发明的半导体器件制造方法，通过接触牺牲层工艺有效降低了栅极侧墙与接触区域之间的间距，并且增大了接触区域面积，从而有效减小了器件寄生电阻。
[0038]尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对形成器件结构的方法做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。
【权利要求】
1.一种半导体器件制造方法，包括: 在衬底上形成接触牺牲图形，覆盖源区与漏区并且暴露栅极区域； 在衬底上形成层间介质层，覆盖接触牺牲图形并且暴露栅极区域； 在暴露的栅极区域中形成栅极堆叠结构； 去除接触牺牲图形，留下了源漏接触沟槽； 在源漏接触沟槽中形成源漏接触。
2.如权利要求1的半导体器件制造方法，其中，衬底中还包括浅沟槽隔离，接触牺牲图形暴露了部分浅沟槽隔离。
3.如权利要求2的半导体器件制造方法，其中，层间介质层覆盖了部分浅沟槽隔离。
4.如权利要求1的半导体器件制造方法，其中，形成接触牺牲图形之后、形成层间介质层之前，还包括在接触牺牲图形侧面上形成源漏接触侧墙。
5.如权利要求4的半导体器件制造方法，其中，源漏接触侧墙为氮化硅、氮氧化硅。
6.如权利要求1的半导体器件制造方法，其中，形成接触牺牲图形之后，还包括在衬底中形成轻掺杂的源漏延伸区和晕状源漏掺杂区。
7.如权利要求1的半导体器件制造方法，其中，形成栅极堆叠结构包括在暴露的栅极区域中沉积高k材料的栅极绝缘层、金属氮化物的功函数调节层以及金属的电阻调节层。
8.如权利要求7的半导体器件制造方法，其中，形成栅极堆叠结构之后还包括平坦化电阻调节层、功函数调节层、层间介质层直至暴露接触牺牲图形。
9.如权利要求1的半导体器件制造方法，其中，形成源漏接触的步骤进一步包括: 在源漏接触沟槽中暴露的衬底中形成源漏重掺杂区； 在源漏重掺杂区中形成金属硅化物； 在源漏接触沟槽中金属硅化物上依次沉积衬垫层和填充层； 平坦化填充层和衬垫层直至暴露栅极堆叠结构。
10.如权利要求9的半导体器件制造方法，其中，平坦化填充层和衬垫层之后，进一步包括:沉积第二层间介质层；刻蚀第二层间介质层形成源漏接触孔，在源漏接触孔中填充形成第二源漏接触；沉积第三层间介质层；刻蚀第三层间介质层形成互连孔，在互连孔中填充形成互连线。
11.如权利要求9的半导体器件制造方法，其中，形成金属硅化物的步骤进一步包括:在源漏接触沟槽中沉积金属层，退火使得金属层与衬底中硅反应形成金属硅化物，剥除未反应的金属层。
12.如权利要求1的半导体器件制造方法，其中，接触牺牲图形为多晶硅、非晶硅、非晶碳及其组合。
13.如权利要求1的半导体器件制造方法，其中，接触牺牲图形与衬底之间还包括垫氧化层。
【文档编号】H01L21/336GK103545188SQ201210245140
【公开日】2014年1月29日 申请日期:2012年7月13日 优先权日:2012年7月13日
【发明者】尹海洲, 张珂珂 申请人:中国科学院微电子研究所