一种半导体器件硅通孔的制备方法
【专利摘要】本发明涉及一种半导体器件硅通孔的制备方法，包括：提供SOI衬底，所述衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；在所述SOI衬底上沉积绝缘材料层；蚀刻所述绝缘材料层和所述半导体材料层，以露出所述绝缘氧化物埋层；至少蚀刻部分所述绝缘氧化物埋层，形成硅通孔；至少在所述硅通孔中所露出的半导体材料层的侧面以及所述硅通孔的底部形成绝缘介质层；在所述硅通孔中形成阻挡层然后填充电传导材料；将所述SOI衬底的正面与支撑载具键合；蚀刻去除所述支撑衬底；去除所述硅通孔底部上的所述绝缘介质层，露出所述阻挡层，同时至少保留部分位于所述半导体材料层上的所述绝缘氧化物埋层。本发明所述方法更加容易控制，效率更高。
【专利说明】一种半导体器件硅通孔的制备方法
【技术领域】
[0001]本发明涉及半导体领域，具体地，本发明涉及一种半导体器件硅通孔的制备方法。【背景技术】
[0002]在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D IC技术，3D IC被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
[0003]因此，目前在所述3D IC技术中大都采用硅通孔(Through Silicon Via，TSV)，硅通孔是一种穿透硅晶圆或芯片的垂直互连，TSV可堆栈多片芯片，在芯片钻出小洞(制程又可分为先钻孔及后钻孔两种，Via Fist1Via Last)，从底部填充入金属，硅晶圆上以蚀刻或雷射方式钻孔(via)，再以导电材料如铜、多晶硅、钨等物质填满。从而实现不同硅片之间的互联。
[0004]目前所述硅通孔的制备方法为:如图1a所示，首先提供半导体衬底101，所述衬底可以为硅基底101、所述过衬底上方为绝缘层103，蚀刻所述衬底101以及绝缘层103形成开口，然后填充金属材料，形成硅通孔102，然后沉积金属层104，然后与支撑载具105相连接。在形成图1a所示的硅通孔后进行金属互连工艺，在金属互联过程中需要对所述的衬底进行平坦化以露出所述的硅通孔102金属材料，所述化学机械平坦化一般适用于厚度和/或厚度差异较小的叠层效果较好，在该后钻孔工艺中所述衬底厚度很大，很难通过化学机械平坦化达到所需效果，因此一般是首先对所述衬底进行研磨、抛光，得到如图1b所示图案，然后对所述硅衬底进行过蚀刻，以露出所述金属硅通孔102，如图1c所示，然后再沉积一层厚度较小介电质106，如图1d所示，最后进行化学机械平坦化，得到硅通孔，如图1e所示。因此，在目前的制备方法中，由于化学机械平坦化不易控制，导致硅通孔的制备过程更加繁琐、复杂，效率很低。
[0005]因此，急需对硅通孔的制备过程进行改进，以克服过程繁琐，不易控制，效率低下的问题。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]本发明为了克服目前存在问题，提供了一种半导体器件硅通孔的制备方法，包括:[0008]提供SOI衬底，所述衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；
[0009]在所述SOI衬底上沉积绝缘材料层；
[0010]蚀刻所述绝缘材料层，形成开口，露出所述半导体材料层；
[0011]以所述绝缘材料层为掩膜，蚀刻所述半导体材料层，以露出所述绝缘氧化物埋层；
[0012]至少蚀刻部分所述绝缘氧化物埋层，形成硅通孔；
[0013]至少在所述硅通孔中所露出的半导体材料层的侧面以及所述硅通孔的底部形成绝缘介质层；
[0014]在所述硅通孔中形成阻挡层然后填充电传导材料，并进行平坦化；
[0015]将所述SOI衬底的正面与支撑载具键合；
[0016]蚀刻去除所述支撑衬底，露出所述绝缘氧化物埋层以及所述硅通孔底部上的所述绝缘介质层；
[0017]去除所述硅通孔底部上的所述绝缘介质层，露出所述阻挡层，同时至少保留部分位于所述半导体材料层上的所述绝缘氧化物埋层。
[0018]作为优选，至少蚀刻去除1/3厚度的所述绝缘氧化物埋层。
[0019]作为优选，在蚀刻所述支撑衬底之前包括背部研磨的步骤。
[0020]作为优选，采用湿法蚀刻去除所述支撑衬底。
[0021]作为优选，所述湿法蚀刻中选用KOH、NH3.H20或TMAH。
[0022]作为优选，所述绝缘材料层选用Si02、SiN、SiON或低K材料。
[0023]作为优选，所述阻挡层为TaN、Ta、TiN, Ti中的一种或多种。
[0024]作为优选，所述电传导材料为铜、铝或钨。
[0025]作为优选，所述绝缘介质层为氧化物层。
[0026]作为优选，采用氧化或者沉积的方法形成所述绝缘介质层。
[0027]作为优选，形成绝缘介质层后，所述硅通孔底部的绝缘介质层的厚度或绝缘氧化物和绝缘介质层的总厚度大于100埃，小于所述绝缘氧化物埋层初始厚度的3/4。
[0028]本发明提供了一种新颖的制备硅通孔的方法，本发明中在制备硅通孔的过程中通过蚀刻方法去除所述支撑衬底，克服了现有技术中化学机械平坦不易控制、效率低下的问题，使得制备过程更加容易控制，效率更高。
【专利附图】
【附图说明】
[0029]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
[0030]图la-e为现有技术制备硅通孔过程示意图；
[0031]图2为本发明制备硅通孔的方法示意图；
[0032]图3a_j为本发明制备硅通孔过程示意图。
【具体实施方式】
[0033]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0034]为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明所述半导体器件硅通孔的制备方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0035]应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0036]现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
[0037]本发明为了解决目前半导体器件硅通孔制备过程中存在的问题，提供了一种半导体器件硅通孔的制备方法，图2为根据本发明一个实施方式来制作半导体器件硅通孔的工艺流程图，图3a_j为根据本发明一个实施方式来制作半导体器件硅通孔工艺过程中各步骤所获得的器件的剖视图。
[0038]下面结合图2和图3a_j对本发明的制备方法进行详细的说明。
[0039]首先，执行步骤201提供SOI衬底，所述衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层；
[0040]具体地，如图3a所示，所述SOI衬底包括支撑衬底201、绝缘氧化物埋层202以及位于绝缘氧化物埋层上方的半导体材料层203。其中，所述绝缘氧化物埋层202的厚度为Tb。在本发明的一实施例中，所述半导体材料层可以为以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
[0041]执行步骤202在所述SOI衬底上沉积绝缘材料层，蚀刻所述绝缘材料层，形成开口，露出所述半导体材料层；
[0042]具体地，在所述半导体材料层203上方沉积绝缘材料层204，如图3b所示，作为优选，所述绝缘材料层204可以选用Si02、SiN、Si0N或低K材料中的一种，但并不局限于所述材料；绝缘材料层204可以选用和所述的绝缘氧化物埋层202同样的材料，也可以选用不同的材料，只要能够起到绝缘作用即可，并没有特殊要求。
[0043]蚀刻所述绝缘材料层204，形成开口，具体地，在本发明一实施例中可以首先在所述绝缘材料层上形成光刻胶材料层，在所述光刻胶上涂覆抗蚀剂，进行曝光，然后以光刻胶形成的图案如图3b所示，以所述光刻胶图案为掩膜对所述绝缘材料层204进行蚀刻，以形成如图3c所示的开口，露出所述半导体材料层203，然后去除所述光刻胶材料层，所述去除方法可以选用本领域常用方法，例如高温灰化等。
[0044]执行步骤203以所述绝缘材料层为掩膜，蚀刻所述半导体材料层，以露出所述绝缘氧化物埋层；
[0045]具体地，以所述绝缘材料层204为掩膜，蚀刻所述半导体材料层203，作为优选，所述支撑衬底中连续的绝缘氧化物埋层202可以起到蚀刻停止层的作用，该过程仅仅蚀刻位于绝缘氧化物埋层202上方的衬底材料，以露出所述绝缘氧化物埋层202，如图3c所示，作为进一步的优选，所述蚀刻方法可以选用湿法蚀刻。
[0046]执行步骤204至少蚀刻部分所述绝缘氧化物埋层，形成硅通孔；
[0047]具体地，蚀刻所述绝缘氧化物埋层202，蚀刻后剩余所述绝缘氧化物埋层202的厚度为Tr，所述O < Tr < 2/3Tb，即在该步骤中至少蚀刻部分所述的绝缘氧化物埋层202，作为优选，至少要蚀刻掉原厚度的1/3，也可以将所述绝缘氧化物埋层202全部时刻掉，或者选择两者之间的任意厚度均可。在本发明的一【具体实施方式】中将所述绝缘氧化物埋层202全部蚀刻，得到如图3d所示图案。
[0048]执行步骤205至少在所述硅通孔中所露出的半导体材料层的侧面以及所述硅通孔的底部形成绝缘介质层，如图3e所示；
[0049]具体地，在该步骤中有两种具体的实施方式，第一种情况为在所述步骤204中将所述绝缘氧化物埋层202全部蚀刻去除，露出所述支撑衬底材料，则在所露出支撑衬底的表面，包括上表面和侧面形成绝缘介质层205，在该步骤中形成绝缘介质层205的厚度为Tf,所述Tf大于100埃，小于所述绝缘氧化物埋层初始厚度的3/4，即100埃< Tf ( 3/4Tb。在具体实施中所述绝缘介质层205具有两种形成方法，第一种可以在所述支撑衬底上表面以及侧面沉积绝缘介质层，所述绝缘介质层为氧化物层，所述绝缘介质层材料可以选用Si02、SiON或低K材料中的一种；此外，还可以通过高温氧化的方法在所述支撑衬底表面形成一层氧化物绝缘层，本领域技术人员可以根据需要进行选择，并不局限于上述两种方法;
[0050]在该步骤中的另外一种实施方式为所述步骤205中对绝缘氧化物埋层202进行了部分蚀刻，则在该步骤中在所述支撑衬底的侧面以及剩余绝缘氧化物埋层202的上面形成绝缘介质层205，同样所述绝缘介质层205具有上述两种形成方法，在此不再赘述。在该步骤中形成绝缘介质层205形成绝缘介质层后，所述支撑衬底上绝缘氧化物和绝缘介质层的厚度大于100埃，小于所述绝缘氧化物埋层初始厚度的3/4，在该步骤中形成绝缘介质层205 的厚度为 TfJU 100 埃≤Tf ( 3/4Tb。
[0051]执行步骤206在所述硅通孔中形成阻挡层然后填充电传导材料；
[0052]具体地，首先在所述硅通孔中形成阻挡层207，如图3f所示，所述阻挡层材料可以为选自TaN、Ta、TiN、Ti中的一种或多种，然后在所述阻挡层表面沉积电传导材料208，所述电传导材料208可以为金属材料，在本发明中所述电传导材料可以为铜、铝或钨层:在所述通孔中阻挡层的表面沉积电传导材料，沉积方法可以选用现有技术中常用的沉积方法，例如可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法，然后对所述电传导材料层进行平坦化。
[0053]执行步骤207将所述SOI衬底的正面与所述支撑载具键合；
[0054]具体地，所述SOI衬底的正面即露出所述电传导材料的一面与所述的支撑载具206电结合，得到如图3g-h所示图案。
[0055]执行步骤208蚀刻去除所述支撑衬底，露出所述绝缘氧化物埋层以及所述硅通孔底部上的所述绝缘介质层，如图3i所示；
[0056]具体地，所述选用蚀刻方法去除所述支撑衬底，蚀刻之前还可以包含化学机械平坦化、研磨中的一种或者多种，作为优先，在进行蚀刻前还可以包含背部研磨步骤，在本发明的一种【具体实施方式】中，首选选用研磨方法去除大部分支撑衬底，当所述衬底较薄时然后在进行化学机械研磨，在该过程中所述绝缘氧化物埋层202作为平坦化阻挡层，对所述硅通孔起到保护作用，最后执行蚀刻步骤，在本发明中优选湿法蚀刻去除剩余的支撑衬底，为了彻底的去除所述支撑衬底，本发明中可以控制条件形成过蚀刻，但是保证不能完全去除所述绝缘氧化物埋层202，作为进一步优选，所述湿法蚀刻中选用KOH、NH3.H2O或TMAH(四甲基氢氧化铵)，但所述蚀刻仅仅是示例性的，并不局限于所述方法。
[0057]执行步骤209去除所述硅通孔底部上的所述绝缘介质层，露出所述阻挡层，同时至少保留部分位于所述半导体材料层上的所述绝缘氧化物埋层，如图3j所示；
[0058]具体地，蚀刻去除所述绝缘介质层，在该步骤中选用与所述绝缘氧化物埋层202具有较高选择率的蚀刻方法，以保证至少保留部分位于所述半导体材料层上的所述绝缘氧化物埋层202。
[0059]本发明提供了一种新颖的制备硅通孔的方法，本发明中在制备硅通孔的过程中通过蚀刻方法去除所述支撑衬底，克服了现有技术中化学机械平坦不易控制、效率低下的问题，使得制备过程更加容易控制，效率更高。
[0060]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件硅通孔的制备方法，包括: 提供SOI衬底，所述衬底从下往上依次包括支撑衬底、绝缘氧化物埋层以及半导体材料层； 在所述SOI衬底上沉积绝缘材料层； 蚀刻所述绝缘材料层，形成开口，露出所述半导体材料层； 以所述绝缘材料层为掩膜，蚀刻所述半导体材料层，以露出所述绝缘氧化物埋层； 至少蚀刻部分所述绝缘氧化物埋层，形成硅通孔； 至少在所述硅通孔中所露出的半导体材料层的侧面以及所述硅通孔的底部形成绝缘介质层； 在所述硅通孔中形成阻挡层然后填充电传导材料，并进行平坦化； 将所述SOI衬底的正面与支撑载具键合； 蚀刻去除所述支撑衬底，露出所述绝缘氧化物埋层以及所述硅通孔底部上的所述绝缘介质层； 去除所述硅通孔底部上的所述绝缘介质层，露出所述阻挡层，同时至少保留部分位于所述半导体材料层上的所述绝缘氧化物埋层。
2.根据权利要求1所述的方法，其特征在于，至少蚀刻去除1/3厚度的所述绝缘氧化物埋层。
3.根据权利要求1所述的方法，其特征在于，在蚀刻所述支撑衬底之前包括背部研磨的步骤。
4.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻去除所述支撑衬底。
5.根据权利要求4所述的方法，其特征在于，所述湿法蚀刻中选用KOH、NH3.H20或TMAH0
6.根据权利要求1所述的方法，其特征在于，所述绝缘材料层选用Si02、SiN、SiON或低K材料。
7.根据权利要求1所述的方法，其特征在于，所述阻挡层为TaN、Ta、TiN,Ti中的一种或多种。
8.根据权利要求1所述的方法，其特征在于，所述电传导材料为铜、铝或钨。
9.根据权利要求1所述的方法，其特征在于，所述绝缘介质层为氧化物层。
10.根据权利要求1或9所述的方法，其特征在于，采用氧化或者沉积的方法形成所述绝缘介质层。
11.根据权利要求1所述的方法，其特征在于，形成绝缘介质层后，所述硅通孔底部的绝缘介质层的厚度或绝缘氧化物和绝缘介质层的总厚度大于100埃，小于所述绝缘氧化物埋层初始厚度的3/4。
【文档编号】H01L21/768GK103579088SQ201210261979
【公开日】2014年2月12日 申请日期:2012年7月26日 优先权日:2012年7月26日
【发明者】洪中山 申请人:中芯国际集成电路制造(上海)有限公司