专利名称：嵌埋有中介层的封装基板及其制法的制作方法
技术领域：
本发明涉及一种封装基板及其制法，尤指一种嵌埋有中介层的封装基板及其制法。
背景技术：
随着电子产业的蓬勃发展，电子产品在型态上逐渐趋于轻薄短小，在功能上则逐渐迈入高性能、多功能、与高速度化的研发方向。请参阅图1，其为现有覆晶式封装结构的剖视图。如图I所示，该封装结构的工艺通过先提供一具有核心板102、及相对的第一表面 IOa与第二表面IOb的双马来酰亚胺-三氮杂苯(Bismaleimide-Triazine,简称BT)封装基板10，且于该封装基板10的第一表面IOa具有覆晶焊垫100 ;再借由焊料凸块11电性连接半导体芯片12的电极垫120 ;接着，于该封装基板10的第一表面IOa与该半导体芯片12之间形成底胶17，以包覆该焊料凸块11 ;又于该封装基板10的第二表面IOb具有植球垫101，以借由焊球13电性连接例如为印刷电路板的另一外部电子装置(未表示于图中)。然而，因该半导体芯片12属尺寸为45nm以下的工艺,所以于后端工艺(Back-EndOf Line,简称BE0L)中将采用极低介电系数(Extreme low_k,简称ELK)或超低介电常数(Ultra low-k，简称ULK)的介电材料，但该低介电系数的介电材料通常的特性为多孔且易脆，以致于当进行覆晶封装后，在进行信赖度的热循环测试时，将因该封装基板10与该半导体芯片12之间的热膨胀系数(thermal expansion coefficient,简称CTE)差异过大,而导致该焊料凸块11容易因热应力不均而产生破裂，使该半导体芯片12产生破裂，造成产品可靠度不佳。此外，随着电子产品更趋于轻薄短小及功能不断提升的需求，该半导体芯片12的布线密度愈来愈高，甚至以纳米尺寸做为基本单位，因而各该电极垫120之间的间距更小；然而，现有封装基板10的覆晶焊垫100的间距是以微米尺寸做为基本单位，而无法有效缩小至对应该半导体芯片12的电极垫120的间距的大小，导致虽有高线路密度的半导体芯片12，却未有可配合的封装基板，以致于无法有效生产电子产品。因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的封装基板的产品可靠度不佳等缺点，本发明的主要目的在于揭露一种嵌埋有中介层的封装基板及其制法，能有效改善现有封装基板的产品可靠度不佳等问题。本发明的嵌埋有中介层的封装基板，包括承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，以供半导体芯片接置并电性连接于该第一电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。本发明揭露另一种嵌埋有中介层的封装基板，其包括承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与 外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上，于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。本发明又揭露一种嵌埋有中介层的封装基板的制法，其包括准备一承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及将一具有相对的第一表面与第二表面的中介层设于该凹槽中，该中介层并具有多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。由上可知，本发明的嵌埋有中介层的封装基板借由中介层以解决现有缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链(supply chain)及基础设备(infrastructure);此外，借由将半导体芯片设于该中介层上，且该中介层的热膨胀系数与半导体芯片的热膨胀系数相近，所以可避免该半导体芯片与该中介层之间产生过大热应力，而有效使产品的可靠度提升；此外，本发明将中介层嵌埋于封装基板中，而不会增加封装基板的厚度；此外，本发明还可于封装基板中埋设金属柱、金属块或金属板，以将封装基板与半导体芯片所产生的热量迅速排出，进而避免封装基板于热循环测试或产品使用过程中因热应力过大而损坏。
图I为现有覆晶封装结构的剖视图；图2A至图2L为本发明的封装基板的中介层及其制法的剖视图，其中，图2K’与图2L’分别为图2K与图2L的另一实施例；以及图3A至图3G-5为本发明的嵌埋有中介层的封装基板及其制法的剖视图，其中，图3F’为图3F的另一实施例，图3G-1’、图3G-2、图3G-3、图3G-4与图3G-5为图3G-1的其它实施例。主要组件符号说明10封装基板10a, 20a第一表面10b, 20b 第二表面100覆晶焊垫
101植球垫102核心板11,27焊料凸块12，40半导体芯片13，36焊球120,41电极垫17，35底胶 2中介层20板体200凹孔200，穿孔21绝缘层22导电层23金属层23a端24a，24a’第一电性连接垫24b第二电性连接垫25粘着层26第一承载件28第二承载件29线路重布层291延伸电性连接垫30多层内联机底板30a第三表面30b第四表面301, 332线路层31a第一电性连接端31b第二电性连接端32第三电性连接垫33增层结构330开口330a应力释放间隙332a电性接触垫34a第一绝缘保护层34b第二绝缘保护层340a第一开孔340b第二开孔40a作用面51金属柱
52，54金属块53, 55金属板61,331介电层610开孔。
具体实施例方式以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发·明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”、“底”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。大体说来,本发明的实施可分成两个阶段，首先，制备中介层(interposer),请参阅图2A至图2L，其为本发明的封装基板的中介层及其制法的剖视图。如图2A所不,准备一板体20,该板体20具有相对的该第一表面20a与第二表面20b，该板体20的材质可为单晶硅、多晶硅或其它半导体材料。如图2B所示，于该第一表面20a形成多个个凹孔200，形成该等凹孔200的过程中例如可运用涂布机(coater)、对准机(aligner)、显影器(developer)于第一表面20a形成具有多个开孔的光阻(未图标)，并例如以深反应式离子蚀刻(DRIE)等方式于该光阻的开孔所外露的第一表面20a形成该等凹孔200，然后例如以剥离器(stripper)移除该光阻。如图2C所示,借由例如电衆增强式化学气相沉积(PECVD)或加热炉(furnace)以于该第一表面20a与各该凹孔200表面上形成例如二氧化娃的绝缘层21。如图2D所示,借由例如派镀机(sputter)以于该绝缘层21表面上形成导电层22。如图2E所示，借由例如电镀机(plater)以于该导电层22上电镀形成例如铜的金属层23。如图2F所示,借由例如研磨器(grinder)、拋光机(polisher)或化学机械平坦化(CMP)以移除高于该绝缘层21顶面的该金属层23与导电层22。如图2G所示，于该金属层23上形成第一电性连接垫24a，以供接置半导体芯片；要补充说明的是，可视需要地在该第一电性连接垫24a上形成凸块底下金属层(Under BumpMetallurgy,简称UBM)(未图标)，以增加电性连接的可靠度。如图2H所示，借由粘着层25以将第一承载件26附接于该绝缘层21与第一电性连接垫24a上。如图21所示，从该第二表面20b移除该板体20的部分厚度、与部分该绝缘层21，以外露该金属层23的一端23a,而构成多个贯穿该第一表面20a与第二表面20b的导电穿孔，该导电穿孔包括贯穿该第一表面20a与第二表面20b的穿孔200’、形成于该穿孔200’孔壁上的绝缘层21、及填充于该穿孔200’中的金属层23。
如图2J所示，于外露的该端23a上形成第二电性连接垫24b，并于该第二电性连接垫24b上形成焊料凸块27 ;要补充说明的是，可视需要地在该第二电性连接垫24b上形成凸块底下金属层(未图标)，再于该凸块底下金属层上形成该焊料凸块27，以增加电性连接的可靠度。如图2K所示，于该第二表面20b上设置覆盖该焊料凸块27的第二承载件28，并移除该第一承载件26与粘着层25。要补充说明的是，此时，本发明的中介层除了如前述图2K的实施例之外，也可为不具有该绝缘层21与导电层22的实施例，也就是该板体20中仅直接形成贯穿的金属层
23,如图2K’所示,其中，该板体20的材质可为玻璃、或例如为Al2O3或AlN的陶瓷,又因陶瓷的热膨胀系数(大约为3ppm/°C)接近硅，所以较为适合。如图2L所示，进行切割工艺，并移除该第二承载件28，以构成多个该中介层2。 要补充说明的是，此时，本发明的中介层除了如前述图2L的实施例之外，还可为如下的实施例该金属层23上形成有第一电性连接垫24a’，还可于该第一表面20a与第一电性连接垫24a’上形成有线路重布层(redistribution layer,简称RDL) 29,该线路重布层29的最外层具有多个延伸电性连接垫291，以供半导体芯片接置并电性连接，而且，该第二表面20b上还可先形成具有外露该金属层23的开孔610的介电层61，再于该开孔610中形成该第二电性连接垫24b，如图2L’所示。接着，正式进入封装基板的制作步骤，请参阅图3A至图3G，其为本发明的嵌埋有中介层的封装基板及其制法的剖视图。如图3A所不,准备一具有相对的第三表面30a与第四表面30b的多层内联机底板(multi-layer interconnect base plate) 30,该多层内联机底板30内部可布设有至少一线路层301，该第三表面30a上具有多个第一电性连接端31a与第三电性连接垫32，该第四表面30b上具有多个第二电性连接端31b，该线路层301、第一电性连接端31a、第三电性连接垫32与第二电性连接端31b的材质可为铜；要补充说明的是，可视需要地在该第一电性连接端31a与第二电性连接端31b上形成凸块底下金属层(未图标)，以增加电性连接的可靠度。如图3B所示，于该第三表面30a上形成增层结构33，该增层结构33包括介电层331、形成于该介电层331中的线路层332、及外露于该介电层331表面并电性连接该线路层332与第三电性连接垫32的多个电性接触垫332a，该介电层331的材质可为ABF(Ajinomoto Build-up Film)或 BT (Bismaleimide-Triazine)等，该线路层 332 与电性接触垫332a的材质可为铜。如图3C所示，借由例如雷射以移除部分该介电层331，以形成外露该第一电性连接端31a的开口 330。如图3D所示，于该增层结构33的顶面上形成第一绝缘保护层34a，该第一绝缘保护层34a具有多个外露各该电性接触垫332a的第一开孔340a，并于该第四表面30b上形成第二绝缘保护层34b，该第二绝缘保护层34b具有多个外露各该第二电性连接端31b的第二开孔340b ο要注意的是，前述的结构仅是一例示的实施例，事实上图3D的结构也可简化成或视为一承载件，其具有相对的顶表面(例如增层结构33顶面处)和底表面(多层内联机底板30的第四表面30b)与形成于该顶表面的一凹槽,该底表面具有多个电性连接端，以供外部电子装置电性连接，该凹槽的底面具有另一电性连接端，以供该中介层2电性连接，以下将仍以图3D的结构继续进行例示说明。如图3E所示，将如图2L所示的中介层2设于该开口 330中，且该第二电性连接垫24b对应电性连接于该第一电性连接端31a上，该中介层2与开口 330的侧壁之间可具有应力释放间隙(stress reliefgap)330a,并于该中介层2与开口 330的底面之间填入底胶35,以完成本发明的一种嵌埋有中介层的封装基板。如图3F所示，后续可于该第二电性连接端31b上形成焊球36 ;或者，可将图3F的中介层2以图2L’所示的中介层2取代，而形成如图3F’的结构。
如图3G-1与图3G-1’所示，其分别延续自图3F与图3F’，于该中介层2上接置一具有作用面40a的半导体芯片40，该作用面40a上的电极垫41对应电性连接该第一电性连接垫24a (图3G-1)或该延伸电性连接垫291 (图3G-1’)。
如图3G-2所示，图3G-1的多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属柱51。如图3G-3所示，图3G-1的多层内联机底板30还可包括设于该多层内联机底板30中且连接该第一电性连接端31a的金属块52。如图3G-4所示，图3G-3的多层内联机底板30还可包括设于该多层内联机底板30中且连接该金属块52底面的金属板53。如图3G-5所示，图3G-1的多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属块54，且该多层内联机底板30还包括设于该第四表面30b上且连接该金属块54的金属板55。要说明的是，图3G-2、图3G-3、图3G-4与图3G-5的金属柱51、金属块52、金属板53、金属块54与金属板55主要是用来增进散热效果，以避免封装基板因过热而损坏。本发明还提供一种嵌埋有中介层的封装基板，如图3F所示，该封装基板包括承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端31b，以供该承载件借该第二电性连接端31b与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端31a ;以及中介层2，其设于该凹槽中，并具有相对的第一表面20a与第二表面20b、及多个贯穿该第一表面20a与第二表面20b的导电穿孔，且该导电穿孔位于该第一表面20a的端部与位于该第二表面20b的端部分别形成有第一电性连接垫24a与第二电性连接垫24b，以供半导体芯片接置并电性连接于该第一电性连接垫24a，并令该第二电性连接垫24b对应电性连接于该第一电性连接端31a上。本发明还提供另一种嵌埋有中介层的封装基板，如图3F’所示，该封装基板包括承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端31b，以供该承载件借该第二电性连接端31b与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端31a ;以及中介层2，其设于该凹槽中，并具有相对的第一表面20a与第二表面20b、及多个贯穿该第一表面20a与第二表面20b的导电穿孔，且该导电穿孔位于该第一表面20a的端部与位于该第二表面20b的端部分别形成有第一电性连接垫24a’与第二电性连接垫24b，并令该第二电性连接垫24b对应电性连接于该第一电性连接端31a上，于该第一表面20a与第一电性连接垫24a’上形成有线路重布层29，该线路重布层29的最外层具有多个延伸电性连接垫291，以供半导体芯片接置并电性连接。于前述的封装基板中，该导电穿孔可包括贯穿该第一表面20a与第二表面20b的穿孔200’、形成于该穿孔200’孔壁上的绝缘层21、及填充于该穿孔200’中的金属层23。于本发明的封装基板中，该承载件可包括多层内联机底板30与增层结构33，该多层内联机底板30具有相对的第三表面30a与第四表面30b,该增层结构33形成于该第三表面30a上，且该增层结构33具有外露该多层内联机底板30的开口 330。所述的嵌埋有中介层的封装基板，还可包括底胶35，其形成于该中介层2与凹槽的底面之间。依上述的封装基板中，该多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属柱51。前述的嵌埋有中介层的封装基板中，该多层内联机底板30还可包括设于该多层 内联机底板30中且连接该第一电性连接端31a的金属块52，该多层内联机底板30还可包括设于该多层内联机底板30中且连接该金属块52底面的金属板53。又依上述的封装基板中，该多层内联机底板30还可包括贯穿该第三表面30a与第四表面30b且连接该第一电性连接端31a的金属块54，且该多层内联机底板30还可包括设于该第四表面30b上且连接该金属块54的金属板55。所述的嵌埋有中介层的封装基板中，该中介层2与凹槽的侧壁之间可具有应力释放间隙330a。要补充说明的是，本说明书中所述的外部电子装置可为电路板或其它封装结构；此外，虽然本实施方式是以无核心(coreless)的承载件做为例示说明，但具有核心的承载件同样也可以应用在本发明中，而包含在本发明的权利要求范围中；另外，虽然图式中显示本发明的中介层与承载件的电性连接、中介层与半导体芯片的电性连接、及承载件与外部电子装置的电性连接是借由焊球，但是该电性连接也可借由其它方式，而不以焊球为限。综上所述，本发明的嵌埋有中介层的封装基板是借由中介层以解决现有缺乏可配合的封装基板的问题，且不会改变IC产业原本的供应链及基础设备；此外，借由将半导体芯片设于该中介层上，且该中介层的热膨胀系数与半导体芯片的热膨胀系数相近，所以可避免该半导体芯片与该中介层之间产生过大热应力，而有效使产品的可靠度提升；此外，本发明将中介层嵌埋于封装基板中，而不会增加整体封装基板的厚度；而且，本发明还可于封装基板中埋设金属柱、金属块、或金属板，以提升整体散热能力，进而避免封装基板于热循环测试或产品使用过程中因热应力过大而损坏。上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
权利要求
1.一种嵌埋有中介层的封装基板，包括 承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及 中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，以供半导体芯片接置并电性连接于该第一电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
2.根据权利要求I所述的嵌埋有中介层的封装基板，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层、及填充于该穿孔中的金属层。
3.根据权利要求I所述的嵌埋有中介层的封装基板，其特征在于，该承载件包括多层内联机底板与增层结构，该多层内联机底板具有相对的第三表面与第四表面，该增层结构形成于该第三表面上，且该增层结构具有外露该多层内联机底板的开口。
4.根据权利要求I所述的嵌埋有中介层的封装基板，其特征在于，该封装基板还包括底胶，其形成于该中介层与凹槽的底面之间。
5.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
6.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
7.根据权利要求6所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
8.根据权利要求3所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
9.根据权利要求I所述的嵌埋有中介层的封装基板，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
10.一种嵌埋有中介层的封装基板，其包括 承载件，其具有相对的顶表面和底表面与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及 中介层，其设于该凹槽中，并具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上，于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。
11.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层及填充于该穿孔中的金属层。
12.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该承载件包括多层内联机底板与增层结构，该多层内联机底板具有相对的第三表面与第四表面，该增层结构形成于该第三表面上，且该增层结构具有外露该多层内联机底板的开口。
13.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该封装基板还包括底胶，其形成于该中介层与凹槽的底面之间。
14.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
15.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
16.根据权利要求15所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
17.根据权利要求12所述的嵌埋有中介层的封装基板，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
18.根据权利要求10所述的嵌埋有中介层的封装基板，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
19.一种嵌埋有中介层的封装基板的制法,其包括 准备一承载件，其具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，以供该承载件借该第二电性连接端与外部电子装置电性连接，该凹槽的底面并具有多个第一电性连接端；以及 将一具有相对的第一表面与第二表面的中介层设于该凹槽中，该中介层并具有多个贯穿该第一表面与第二表面的导电穿孔，且该导电穿孔位于该第一表面的端部与位于该第二表面的端部分别形成有第一电性连接垫与第二电性连接垫，并令该第二电性连接垫对应电性连接于该第一电性连接端上。
20.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该第一电性连接垫用于供接置半导体芯片。
21.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该制法还包括于该第一表面与第一电性连接垫上形成有线路重布层，该线路重布层的最外层具有多个延伸电性连接垫，以供半导体芯片接置并电性连接。
22.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该导电穿孔包括贯穿该第一表面与第二表面的穿孔、形成于该穿孔孔壁上的绝缘层及填充于该穿孔中的金属层。
23.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该承载件的形成步骤包括 准备一具有相对的第三表面与第四表面的多层内联机底板； 于该第三表面上形成增层结构；以及 移除部分该增层结构，以形成外露该多层内联机底板的开口。
24.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该制法还包括于该中介层与凹槽的底面之间形成底胶。
25.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属柱。
26.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该第一电性连接端的金属块。
27.根据权利要求26所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括设于该多层内联机底板中且连接该金属块底面的金属板。
28.根据权利要求23所述的嵌埋有中介层的封装基板的制法，其特征在于，该多层内联机底板还包括贯穿该第三表面与第四表面且连接该第一电性连接端的金属块，且该多层内联机底板还包括设于该第四表面上且连接该金属块的金属板。
29.根据权利要求19所述的嵌埋有中介层的封装基板的制法，其特征在于，该中介层与凹槽的侧壁之间具有应力释放间隙。
全文摘要
一种嵌埋有中介层的封装基板及其制法，该封装基板包括承载件与中介层，该承载件具有相对的顶表面和底表面、与形成于该顶表面的一凹槽，该底表面具有多个第二电性连接端，该凹槽的底面具有多个第一电性连接端，该中介层设于该凹槽中，且具有相对的第一表面与第二表面及多个贯穿该第一表面与第二表面的导电穿孔，该导电穿孔邻近该第一表面的一端、与邻近该第二表面的一端上分别形成有第一电性连接垫与对应接置于该第一电性连接端上的第二电性连接垫。相比于现有技术，本发明能有效改善现有封装基板的产品可靠度不佳等问题。
文档编号H01L23/498GK102915983SQ20121026618
公开日2013年2月6日 申请日期2012年7月30日 优先权日2011年8月5日
发明者胡迪群, 刘汉诚 申请人:欣兴电子股份有限公司, 财团法人工业技术研究院