半导体元件及其形成方法

半导体元件及其形成方法
【专利摘要】本发明公开了一种半导体元件及其形成方法。半导体结构形成于基板上，且包含第一第一型金属氧化物半导体场效晶体管及第二第一型金属氧化物半导体场效晶体管。第一第一型金属氧化物半导体场效晶体管具有形成于基板上的第一栅极结构、第一源极区及第一漏极区。第二第一型金属氧化物半导体场效晶体管具有形成于基板上的第二栅极结构、第二源极区及第二漏极区。第一第一型金属氧化物半导体场效晶体管以第一掩模进行第一口袋布植，第二第一型金属氧化物半导体场效晶体管以第二掩模进行第二口袋布植，且第二栅极结构的方向与第一栅极结构的方向不同。本发明能减缓元件非匹配性的问题。
【专利说明】半导体元件及其形成方法
【技术领域】
[0001]本发明涉及一种半导体元件及其形成方法；具体而言，本发明涉及一种与口袋型布植(pocket implant or halo implant)技术相关的半导体元件及其形成方法。
【背景技术】
[0002]随着半导体工艺技术的演进，半导体元件已渐渐地朝着小尺寸及高密度的方向发展。当半导体元件的尺寸变小时，会面临短沟道效应(short channel effect)的问题。
[0003]口袋型布植(pocket implant or halo implant)技术为改善短沟道效应的常用方法。图1A描绘公知半导体元件I的俯视图，而图1B则描绘公知半导体元件I于参考虚线14处的剖面示意图。半导体元件I包含基板10、栅极结构11、源极区12及漏极区13，而栅极结构11则包含介电层Ila及栅极电极lib。公知的口袋型布植技术由四个方向10a、10b、10c、10d对半导体元件I进行口袋型布植。首先，设定离子布植(ion implantation)条件并固定离子布植的角度，接下来以同一掩模由四个方向10a、10b、10c、10d中的其中一方向(例如:方向IOa)开始进行口袋型布植，之后将基板10水平地旋转九十度，再由下一方向(例如:方向IOc)进行口袋型布植，依此类推，直至四个方向皆布植完毕。如此，以方向10c、10d对半导体元件I的栅极电极Ilb进行口袋型布植，以方向10a、IOb进行与栅极电极Ilb垂直的另一半导体元件的栅极电极(未图示)的口袋型布植。
[0004]由图1B可知，对半导体元件I进行方向10c、10d的口袋型布植后，会分别于源极区12及漏极区13的内侧边缘形成口袋布植区15、16。口袋布植区15、16能分别降低源极区12与基板10间的横向电场及漏极区13与基板10间的横向电场，藉此改善短沟道效应。
[0005]然而，当半导体工艺技术进入纳米级时代(亦即，100纳米以下时代)时，对半导体元件进行口袋型布植所衍生出元件非匹配性(device mismatch)的问题愈形严重。通常，可通过调整离子布植浓度(ion implant dose)、离子布植能量(ion implant energy)、热工艺(thermal process)或采用共用布植(co-1mplant)等方式,在短沟道效应与元件非匹配性之间取得平衡。不过，随着工艺的不断微缩(如40纳米以下)，上述的方法所能达成的效果有限。
[0006]有鉴于此，如何在工艺的不断微缩(如40纳米以下)下，在短沟道效应与元件非匹配性两问题间取得平衡，仍是本领域亟待解决的课题。
[0007]现有技术的缺点是对半导体元件I的栅极电极Ilb进行口袋型布植以形成口袋布植区15、16，其中于方向10c、IOd进行的口袋型布植，会对与的垂直的该另一半导体元件的栅极电极造成其元件非匹配性或其它不良影响；相同的，于方向10a、10b进行的口袋型布植亦会对栅极电极Ilb (半导体元件I)的元件特性造成负面的影响。

【发明内容】

[0008]针对现有技术中存在的问题，本发明提出以一掩模以对与半导体元件(如第一型金属氧化物半导体场效晶体管)的一栅极电极平行的栅极电极进行口袋型布植(如方向10c、10d);但如此，将使得栅极电极仅能以平行方向摆放，而不利于布局面积与晶圆的利用率。因此，本发明提出以另一掩模对与该半导体元件的该栅极电极不同方向(如与之垂直)的栅极电极进行口袋型布植(如方向10a、10b)，以进一步解决公知技术与上述的问题。
[0009]因此，本发明提供一种形成半导体元件的方法及一种半导体元件。
[0010]本发明所提供的半导体元件，形成于一基板上，且包含一第一第一型金属氧化物半导体场效晶体管及一第二第一型金属氧化物半导体场效晶体管。该第一第一型金属氧化物半导体场效晶体管具有形成于该基板上的一第一栅极结构、一第一源极区、及一第一漏极区。该第二第一型金属氧化物半导体场效晶体管具有形成于该基板上的一第二栅极结构、一第二源极区、及一第二漏极区。该第一第一型金属氧化物半导体场效晶体管以一第一掩模进行一第一口袋布植，该第二第一型金属氧化物半导体场效晶体管以一第二掩模进行一第二口袋布植,且该第二栅极结构的方向与该第一栅极结构的方向不同。
[0011]本发明所提供的于一基板上形成半导体元件的方法，包含下列步骤:形成一第一第一型金属氧化物半导体场效晶体管，该第一第一型金属氧化物半导体场效晶体管具有形成于该基板上的一第一栅极结构、一第一源极区及一第一漏极区；形成一第二第一型金属氧化物半导体场效晶体管，该第二第一型金属氧化物半导体场效晶体管具有形成于该基板上的一第二栅极结构、一第二源极区及一第二漏极区；以一第一掩模对该第一第一型金属氧化物半导体场效晶体管进行一第一口袋布植；以及以一第二掩模对该第二第一型金属氧化物半导体场效晶体管进行一第二口袋布植。其中，该第二栅极结构的方向与该第一栅极结构的方向不同。
[0012]本发明的有益效果在于，本发明所提供的形成半导体元件的方法，能于基板上形成二个不同方向的栅极结构，其通过不同的两道掩模，分别于各栅极结构的两侧施以口袋型布植，使口袋布植区形成于源极区及漏极区边缘。由于口袋型布植程序仅施加于栅极结构的两侧，故能减缓元件非匹配性的问题。此外，由于栅极结构间的方向不需相同，因此能缩小整体布局面积，提升晶圆的利用率。
【专利附图】

【附图说明】
[0013]图1A描绘公知半导体元件的俯视图；
[0014]图1B描绘公知半导体元件于参考虚线14处的剖面示意图；
[0015]图2A描绘第一实施例的半导体元件的俯视图；
[0016]图2B描绘第一实施例的半导体元件于参考虚线214处的剖面示意图；
[0017]图2C描绘第一实施例的半导体元件于参考虚线224处的剖面示意图；
[0018]图3描绘本发明的第二实施例的例示性晶圆3 ;以及
[0019]图4A、图4B及图4C描绘本发明的第三实施例的流程图。
[0020]其中，附图标记说明如下:
[0021]I 半导体元件
[0022]IOa 方向
[0023]IOb 方向
[0024]IOc 方向
[0025]IOd 方向[0026]11栅极结构
[0027]Ila介电层
[0028]Ilb栅极电极
[0029]12源极区
[0030]13漏极区
[0031]14参考虚线
[0032]15口袋布植区
[0033]16口袋布植区
[0034]2半导体元件
[0035]210基板
[0036]210a方向
[0037]210b方向
[0038]211a第一介电层[0039]211b第一栅极电极
[0040]212第一源极区
[0041]213第一漏极区
[0042]214参考虚线
[0043]215第一口袋布植区
[0044]216第一口袋布植区
[0045]217a第一侧壁子
[0046]217b第一侧壁子
[0047]218参考虚线
[0048]219a第一轻布植区
[0049]219b第一轻布植区
[0050]220a方向
[0051]220b方向
[0052]221a第二介电层
[0053]221b第二栅极电极
[0054]222第二源极区
[0055]223第二漏极区
[0056]224参考虚线
[0057]225第二口袋布植区
[0058]226第二口袋布植区
[0059]227a第二侧壁子
[0060]227b第二侧壁子
[0061]229a第二轻布植区
[0062]229b第二轻布植区
[0063]3晶圆
[0064]30基板[0065]31第一 N型栅极结构
[0066]32第二 N型栅极结构
[0067]33第一 P型栅极结构
[0068]34第二 P型栅极结构
[0069]36a区域
[0070]36b区域
[0071]36c区域
[0072]36d区域
【具体实施方式】
[0073]以下将通过实施例来解释本发明所提供的半导体元件及其形成方法。然而，本发明的实施例并非用以限制本发明须在如实施例所述的任何环境、应用或方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以直接限制本发明。需说明者，以下实施例及附图中，与本发明非直接相关的元件及程序可能省略而未绘示。
[0074]本发明的第一实施例为半导体元件2，请参图2A、图2B及图2C中。图2A描绘半导体元件2的俯视图，图2B描绘半导体元件2于参考虚线214处的剖面示意图，而图2C则描绘半导体元件2于参考虚线224处的剖面示意图。
[0075]半导体兀件2包含基板210、第一栅极结构、第一侧壁子217a、217b、第一源极区212、第一漏极区213、第一轻·布植区219a、219b、第一口袋布植区215、216、第二栅极结构、第二侧壁子227a、227b、第二源极区222、第二漏极区223、第二轻布植区229a、229b及第二口袋布植区225、226。其中，第一栅极结构、第一源极区212、及第一漏极区213形成一第一第一型金属氧化物半导体场效晶体管的主体，而第二栅极结构、第二源极区222、及第二漏极区223形成一第二第一型金属氧化物半导体场效晶体管的主体。
[0076]第一栅极结构及第二栅极结构分别形成于基板210上的第一区域及第二区域。于图2A中，参考虚线218上方为第一区域，而参考虚线218下方为第二区域。第一栅极结构包含第一介电层211a及第一栅极电极211b，而第二栅极结构包含第二介电层221a及第二栅极电极221b。须说明者，第一栅极结构及第二栅极结构的方向不同(亦即，于基板210上，第一栅极电极211b的摆放方向与第二栅极电极221b的摆放方向不同)。于较佳实施态样中，第一栅极结构于基板210上的摆放方向与第二栅极结构于基板210上的摆放方向呈九十度，如图2A的第一栅极电极211b及第二栅极电极221b所示。
[0077]接着，对第一第一型金属氧化物半导体场效晶体管以第一掩模(mask)进行第一口袋布值。具体而言，以第一掩模(未绘示)以来覆盖第二区域(亦即，参考虚线218下方)及其它非相关区域。之后，第一实施例先后采用一轻布植(Lightly-Doped Drain ;LDD)程序及一口袋布植(pocket implant or halo implant)程序，由两个方向210a、210b进行轻布植及口袋型布植。通过此轻布植程序，便于基板210内位于第一栅极结构下方的两侧处分别形成第一轻布植区219a、219b。再者，通过此口袋布植程序，便于基板210内位于第一轻布植区219a、219b的内侧边缘分别形成第一口袋布植区215、216。
[0078]详细而言，前段所述的口袋布植程序，可先由方向210a进行口袋型布植，接着，将基板210水平地旋转一百八十度，再由方向210b进行口袋型布植，二者形成第一口袋布植区215及216。须说明者，于其他实施态样中，可先由方向210b进行口袋型布植，再由方向210a进行口袋型布植。
[0079]接着，对第二第一型金属氧化物半导体场效晶体管以第二掩模进行第二 口袋布值。具体而言，以第二掩模(未绘示)来覆盖第一区域(亦即，参考虚线218上方)及其它非相关区域。之后，再采用轻布植程序及口袋布植程序，由两个方向220a、220b进行轻布植及口袋型布植。通过此轻布植程序，便于基板210内位于第二栅极结构下方的两侧处分别形成第二轻布植区229a、229b。再者，通过此口袋布植程序，便于基板210内位于第二轻布植区229a、229b的内侧边缘分别形成第二口袋布植区225、226。
[0080]详细而言，前段所述的口袋布植程序，可先由方向220a进行口袋型布植，接着，将基板210水平地旋转一百八十度，再由方向220b进行口袋型布植，二者形成第二口袋布植区225及226。须说明者，于其他实施态样中，可先由方向220b进行口袋型布植，再由方向220a进行口袋型布植。
[0081]接着，于基板210上位于第一栅极结构的两侧分别形成第一侧壁子(spacer)217a、217b，且于基板210上位于第二栅极结构的两侧分别形成第二侧壁子227a、227b。之后，通过源极区及漏极布植程序，将第一源极区212及第一漏极区213分别形成于基板210内位于第一轻布植区219a、219b的外侧。同理，通过源极区及漏极布植程序，将第二源极区222及第二漏极区223分别形于基板210内位于第一轻布植区229a、229b的外侧。
[0082]于一实施例中，以第一掩模进行的口袋布植所施加的角度与以第二掩模进行的第二口袋布植施加的角度实质上呈九十度。此外，于一实施例中，第一栅极结构与第二栅极结构由同一型离子掺杂而成。具体而言，若第一栅极结构、第一源极区212、第一漏极区213、第一轻布植区219a、219b、第二栅极结构、第二源极区222、第二漏极区223及第二轻布植区229a、229b由第一型离子掺杂而成，则第一口袋布植区215、216及第二口袋布植区225、226由第二型离子掺杂而成。其中，第一型离子可为P型离子或N型离子中的任一种，而第二型离子则为P型离子或N型离子中的另一种。
[0083]由上述说明可知，第一实施例的半导体元件2上形成有两个不同方向的栅极结构(亦即第一栅极结构及第二栅极结构)。由于第一栅极结构及第二栅极结构的摆放方向不同，因此能缩小整体的布局面积。此外，口袋布植程序施加于第一栅极结构及第二栅极结构的两侧(或说第一栅极结构与第一源极区212及第一漏极区213所形成的第一沟道两端，以及第二栅极结构与第二源极区222及第二漏极区223所形成的第二沟道两端)，故能减少半导体元件2的非匹配性问题。
[0084]本发明的第二实施例为例示性晶圆3，其俯视图描绘于图3。首先，于基板30上的区域36a、36b、36c、36d分别形成多个第一 N型栅极结构31、多个第二 N型栅极结构32、多个第一 P型栅极结构33及多个第二 P型栅极结构34。N型栅极结构31与N型栅极结构32的方向呈九十度，且P型栅极结构33与P型栅极结构34的方向呈九十度。
[0085]接着，以一掩模覆盖区域36b、36c、36d,再以轻布植程序于基板30内位于第一 N型栅极结构31下方的两侧处分别形成N型离子的轻布植区(未绘示)，且以口袋布植程序于前述轻布植区内侧边缘分别形成P型离子的口袋布植区(未绘示)。
[0086]类似的，以一掩模覆盖区域36a、36c、36d及其它非相关区域，再以轻布植程序于基板30内位于第二 N型栅极结构32下方的两侧处分别形成N型离子的轻布植区(未绘示)，且以口袋布植程序于前述轻布植区内侧边缘分别形成P型离子的口袋布植区(未绘示)。
[0087]之后，以一掩模覆盖区域36a、36b、36d及其它非相关区域，再以轻布植程序于基板30内位于第一 P型栅极结构33下方的两侧处分别形成P型离子的轻布植区(未绘示)，且以口袋布植程序于前述轻布植区内侧边缘分别形成N型离子的口袋布植区(未绘示)。
[0088]类似的，以一掩模覆盖区域36b、36c、36d，再以轻布植程序于基板30内位于第二 P型栅极结构34下方的两侧处分别形成P型离子的轻布植区(未绘示)，且以口袋布植程序于前述轻布植区内侧边缘分别形成N型离子的口袋布植区(未绘示)。
[0089]然后，于基板30上位于各第一 N型栅极结构31的两侧、各第二 N型栅极结构32的两侧、各第一 P型栅极结构33的两侧及各第二 P型栅极结构的两侧分别形成侧壁子。之后，以一掩模覆盖区域36c、36d，以于基板30内位于第一 N型栅极结构31及第二 N型栅极结构32的轻布植区的外侧形成源极区及漏极区。类似的，以一掩模覆盖区域36a、36b，以于基板30内位于第一 P型栅极结构33及第二 P型栅极结构34的轻布植区的外侧形成源极区及漏极区。
[0090]通过上述程序，第二实施例的例示性晶圆3上便形成有不同方向的N型金属氧化物半导体场效晶体管(N-Type Metal-Oxide-Semiconductor Field-EffectTransistor, NMOS)及不同方向的P型金属氧化物半导体场效晶体管(P-TypeMetal-Oxide-Semiconductor Field-Effect Transistor, PM0S),因此能缩小整体的布局面积，有效地利用晶圆3的空间。一片晶圆或一个小面积的布局区域若仅能以单一方向摆放栅极结构其晶圆或面积的使用率将受限，40纳米以下若能以不同的掩模来摆放不同方向的栅极结构将可大幅改善晶圆或面积的使用率。
[0091]本发明的第三实施例为一种形成半导体元件的方法，其流程图描绘于图4A、图4B及图4C。
[0092]首先，此方法执行步骤S401，于基板上的一第一区域及一第二区域分别形成第一栅极结构及第二栅极结构。须说明者，第一栅极结构的方向与第二栅极结构的方向不同。于较佳的情况，第一栅极结构的方向与第二栅极结构的方向呈九十度。
[0093]接着执行步骤S403，以第一掩模覆盖该第二区域及其它非相关区域。于步骤S405中，以轻布植程序，于基板内位于第一栅极结构下方的两侧处，分别形成一第一轻布植区。之后，于步骤S407中，以口袋布植程序，于各第一轻布植区内侧边缘分别形成第一 口袋布植区。
[0094]进一步言，步骤S407可由步骤S407a、S407b及S407c来达成。于步骤S407a中，此方法以口袋布植程序，于该等第一轻布植区其中之一的内侧边缘形成一第一 口袋布植区。接着，于步骤S407b中，将基板水平地旋转一百八十度。随后，于步骤S407c，此方法以口袋布植程序，于该等第一轻布植区其中之另一的内侧边缘形成另一第一口袋布植区。
[0095]之后，执行步骤S409，以第二掩模覆盖第一区域及其它非相关区域。于形成第二掩模后，此方法执行步骤S411以便以轻布植程序，于基板内位于第二栅极结构下方的两侧处，分别形成一第二轻布植区。接着，再执行步骤S413，以口袋布植程序，于各第二轻布植区内侧边缘分别形成一第二口袋布植区。于较佳实施态样中，步骤S413的口袋布植程序所施加的角度与步骤S407的口袋布植施加的角度实质上呈九十度。
[0096]进一步言，步骤S413可由步骤S413a、S413b及S413c来达成。于步骤S413a中，此方法以口袋布植程序，于所述第二轻布植区其中之一的内侧边缘，形成一第二口袋布植区。接着，于步骤S413b中，将基板水平地旋转一百八十度。随后，于步骤S413c，此方法以口袋布植程序，于所述第二轻布植区其中之另一的内侧边缘，形成另一第二 口袋布植区。
[0097]之后，于步骤S415中，于基板上位于第一栅极结构的两侧分别形成第一侧壁子，且于基板上位于第二栅极结构的两侧分别形成第二侧壁子。接着，于步骤S417中，以一源极区及漏极布植程序，于基板内位于所述第一轻布植区的外侧形成一第一源极区及一第一漏极区，且于基板内位于所述第二轻布植区的外侧形成一第二源极区及一第二漏极区。
[0098]须说明者，前述第一栅极结构、第一源极区及第一漏极区形成一第一第一型金属氧化物半导体场效晶体管的主体，而第二栅极结构、第二源极区及第二漏极区形成一第二第一型金属氧化物半导体场效晶体管的主体。前述步骤S407可视为以第一掩模对第一第一型金属氧化物半导体场效晶体管进行第一口袋布植。此外，第一口袋布植施加于第一栅极结构与第一源极区及第一漏极区所形成的第一沟道两端。类似的，前述步骤S413可视为以第二掩模对第二第一型金属氧化物半导体场效晶体管进行第二口袋布植。此外，第二口袋布植施加于第二栅极结构与第二源极区及第二漏极区所形成的第二沟道两端。
[0099]此外，于一实施例中，第一栅极结构与第二栅极结构由同一型离子掺杂而成。具体而言，若第一栅极结构、第一轻布植区、第一源极区、第一漏极区、第二栅极结构、第二轻布植区、第二源极区及第二漏极区由第一型离子掺杂而成，则第一口袋布植区及第二 口袋布植区由第二型离子掺杂而成。其中，第一型离子可为P型离子或N型离子中的任一种，而第二型离子则为P型离子或N型离子中的另一种。
[0100]通过本发明所提供的形成半导体元件的方法，能于基板上形成两个不同方向的栅极结构，再通过两道掩模，分别于各栅极结构的两侧施以口袋型布植，使口袋布植区形成于源极区及漏极区下方。由于口袋型布植程序仅施加于栅极结构的两侧(或说沟道的两端)，故能减缓元件的非匹配性的问题。此外，由于栅极结构间的方向不需相同，因此能缩小整体布局面积，提升晶圆的利用率。
[0101]由于半导体工艺可能超过几百道程序，上述的实施例仅用来例举本发明的实施态样，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何本【技术领域】的技术人员可轻易完成的改变或等同性的安排均属于本发明所主张的范围，本发明的权利保护范围应以权利要求为准。
【权利要求】
1.一种半导体元件，形成于一基板上，包含: 一第一第一型金属氧化物半导体场效晶体管，具有形成于该基板上的一第一栅极结构、一第一源极区、及一第一漏极区；以及 一第二第一型金属氧化物半导体场效晶体管，具有形成于该基板上的一第二栅极结构、一第二源极区、及一第二漏极区； 其中，该第一第一型金属氧化物半导体场效晶体管以一第一掩模进行一第一口袋布植，该第二第一型金属氧化物半导体场效晶体管以一第二掩模进行一第二口袋布植，且该第二栅极结构的方向与该第一栅极结构的方向不同。
2.如权利要求1所述的半导体元件，其中该第一栅极结构的方向与该第二栅极结构的方向实质上呈九十度。
3.如权利要求1所述的半导体兀件，其中该第一口袋布植施加于该第一栅极结构与该第一源极区及该第一漏极区所形成的第一沟道两端。
4.如权利要求3所述的半导体元件，其中该第二口袋布植施加于该第二栅极结构与该第二源极区及该第二漏极区所形成的第二沟道两端
5.如权利要求4所述的半导体元件，其中以该第一掩模进行的该第一口袋布植所施加的角度与以该第二掩模进行的该第二口袋布植施加的角度实质上呈九十度。
6.一种于一基板上形成半导体元件的方法，包含下列步骤: 于该基板上形成一第一第一型金属氧化物半导体场效晶体管，该第一第一型金属氧化物半导体场效晶体管具有一第一栅极结构、一第一源极区及一第一漏极区； 于该基板上形成一第二第一型金属氧化物半导体场效晶体管，该第二第一型金属氧化物半导体场效晶体管具有一第二栅极结构、一第二源极区及一第二漏极区； 以一第一掩模对该第一第一型金属氧化物半导体场效晶体管进行一第一口袋布植；以及 以一第二掩模对该第二第一型金属氧化物半导体场效晶体管进行一第二口袋布植； 其中，该第二栅极结构的方向与该第一栅极结构的方向不同。
7.如权利要求6所述的方法,其中该第一栅极结构的方向与该第二栅极结构的方向实质上呈九十度。
8.如权利要求6所述的方法,其中该第一口袋布植施加于该第一栅极结构与该第一源极区及该第一漏极区所形成的一第一沟道两端。
9.如权利要求8所述的方法，其中该第二口袋布植施加于该第二栅极结构与该第二源极区及该第二漏极区所形成的一第二沟道两端
10.如权利要求9所述的方法，其中以该第一掩模进行的该第一口袋布植所施加的角度与以该第二掩模进行的该第二口袋布植施加的角度实质上呈九十度。
【文档编号】H01L21/266GK103579337SQ201210275290
【公开日】2014年2月12日 申请日期:2012年8月3日 优先权日:2012年8月3日
【发明者】叶达勋, 黄惠民, 简育生 申请人:瑞昱半导体股份有限公司