专利名称：一种浅槽源电极结构超结器件的制作工艺的制作方法
技术领域：
本发明属于半导体器件与工艺制造领域，具体涉及一种浅槽源电极结构超结器件的制作工艺。
背景技术：
功率VDMOS器件要得到较高的击穿电压，就必须较厚的外延层漂移区与较低的掺杂浓度，因而导通电阻会随着击穿电压的增大而急剧增大，对于常规结构功率器件的导通电阻受此“硅限”的约束而无法进一步降低。飞利浦公司的工程师David J. Coe于1988年的申请美国专利(High voltage semiconductor device [P]. US Patent 4, 754, 310. 1988.)，首次在横向高压MOSFET中提出采用交替的PN结结构代替传统功率器件中低掺杂漂移层作为耐压层的方法。1993年，电子科技大学的陈星弼教授提出了在纵向功率器件(尤其是·纵向M0SFET)中用多个PN结结构作为漂移层的思想，(Xingbi Chen, Semiconductor powerdevices with alternating conductivity type high-voltage breakdown regions[P].US Patent 5, 216, 275. 1993.)，并把这种结构称之为“复合缓冲层”(Composite BufferLayer)o 1995年，西门子公司的J. Tihanyi申请的美国专利(Tihanyi J. Power MOSFET[P]. US Patent 5，438，215. 1995.)，提出了类似的思路和应用。1997年日本的学者Tatsuhiko等人在对上述概念的总结下，提出了“超结”(Superjunction)理论。结合超结理论，1998年Infineon公司首次将超结器件商业化推出了 Superjunction VDMOS即“CoolMOS ”，其P柱是采用多次外延和多次离子注入的方式实现的，CoolMOS显著地降低了导通电阻。雪崩能量是衡量功率器件可靠性的一个重要参数，Superjunction VDMOS的寄生NPN晶体管的开启是导致该器件雪崩损坏的最主要原因，Super junction VDMOS在应用电路关断时，电路中的电感电流泄放时将流经寄生NPN晶体管的基区，如果基区电阻足够大使得基极压降超过寄生晶体管的开启电压，由于寄生晶体管处于放大工作区且电流为正温度系数，导致局部电流集中效应的发生，进而造成器件局部温度超过结温而烧毁失效。
发明内容
本发明所解决的技术问题是提供一种可以有效地改善Superjunction VDMOS器件的雪崩能量即提高器件的可靠性、工艺成本低的浅槽源电极结构超结器件的制作工艺。为解决上述的技术问题，本发明采取的技术方案
一种浅槽源电极结构超结器件的制作工艺，其特殊之处在于通过以下步骤实现
(I )、在N+衬底上生长N外延层，然后深槽刻蚀并深槽外延填充形成P柱；
(2)、利用P型体区光刻版掩膜使用较低能量的硼离子注入并高温推结形成P型体区；
(3)、在形成P型体区之后采用高能硼离子使用接触孔光刻版掩膜注入在P型体区内形成P+区埋层结构；
(4)、通过干氧工艺制作致密的栅氧化层、多晶硅淀积并利用多晶硅光刻版掩膜刻蚀得到多晶硅栅结构；
(5)、高浓度的砷离子采用多晶硅栅结构自对准注入，形成N+源区；
(6)、在多晶硅栅结构表面淀积BPSG介质层，在950°C氮气氛围下回流30分钟，并使用接触孔光刻版掩膜对BPSG介质层刻蚀及硅外延层的过刻蚀形成浅槽；
(7)、整个器件的上表面淀积一层铝，并利用金属光刻版掩膜刻蚀铝形成源电极和栅电极，钝化，背面金属化形成漏电极。上述的制作工艺的步骤(I)中P柱也可以通过多次外延多次离子注入之后进行长时间高温推结形成。上述的制作工艺的步骤(I)中P柱通过深槽刻蚀并进行P型外延填充方式进行制 备。上述的制作工艺的步骤(2)中P型体区采用硼离子注入能量为2(T80KeV，剂量为I X IO15Cm 2 9 X IO15Cm 2。上述的制作工艺的步骤(3)中P+区埋层结构采用硼离子注入能量为6(T200KeV，剂量为 2 X 1015cm_2 2 X 1016cm_2。上述的制作工艺的步骤(5)中N+源区结构采用磷离子注入能量为2(T80KeV，剂量为 3 X IO15Cm 2 2 X IO16Cm 2。与现有技术相比，本发明的有益效果
本发明减小了寄生NPN晶体管的基极长度，从而降低了基极电阻，因而增大了寄生NPN晶体管开启的难度，提高了功率器件的雪崩能量；只需要P柱光刻版、P型体区光刻版、多晶娃栅光刻版、接触孔光刻版和金属光刻版等五张光刻版，相较于常规的超结器件，省去了 N+源区和P+区两张光刻版，大大降低了工艺制作成本。
图I是本发明的结构示意 图2是外延工艺后结构不意 图3是P柱形成后结构不意 图4是P型体区完成后结构示意 图5是P+区注入后结构示意 图6是栅氧及多晶硅栅电极刻蚀后结构示意 图7是N+源区自对准注入后结构示意 图8是BPSG介质层淀积并进行浅槽刻蚀后结构示意 图9是金属淀积并反刻形成浅槽源电极的结构示意图。
具体实施例方式下面结合附图和具体实施方式
对本发明进行详细说明。本发明在P型体区离子注入之后采用高能硼离子使用接触孔光刻版掩膜注入在P型体区内形成P+区埋层结构，多晶硅栅极结构制备之后采用较低能量的砷离子进行自对准注入在P+区埋层上侧形成N+源区，然后淀积BPSG介质层，采用接触孔光刻版掩膜形成接触孔并对硅进行过刻蚀形成浅槽，穿通N+源区并进入到P+区内，形成U型的P+区，从而源金属电极与N+源区及P+区均形成良好的欧姆接触，减小了寄生NPN晶体管的基极长度，从而降低了基极电阻，因而增大了寄生NPN晶体管开启的难度，提高了功率器件的雪崩能量。本发明的通过以下步骤实现
(I )、在N+衬底上生长N外延层，然后深槽刻蚀并深槽外延填充形成P柱；
(2)、利用P型体区光刻版掩膜使用较低能量的硼离子注入并高温推结形成P型体区；
(3)、在形成P型体区之后采用高能硼离子使用接触孔光刻版掩膜注入在P型体区内形成P+区埋层结构；
(4)、通过干氧工艺制作致密的栅氧化层、多晶硅淀积并利用多晶硅光刻版掩膜刻蚀得 到多晶硅栅结构；
(5)、高浓度的砷离子采用多晶硅栅结构自对准注入，形成N+源区；
(6)、在多晶硅栅结构表面淀积BPSG介质层，在950°C氮气氛围下回流30分钟，并使用接触孔光刻版掩膜对BPSG介质层刻蚀及硅外延层的过刻蚀形成浅槽；
(7)、整个器件的上表面淀积一层铝，并利用金属光刻版掩膜刻蚀铝形成源电极和栅电极，钝化，背面金属化形成漏电极。上述的制作工艺的步骤(I)中P柱还可以通过多次外延多次离子注入之后进行长时间高温推结形成。上述的制作工艺的步骤(I)中P柱通过深槽刻蚀并进行P型外延填充方式进行制备。上述的制作工艺的步骤(2)中P型体区采用硼离子注入能量为2(T80KeV，剂量为
IX IO15Cm 2 9 X IO15Cm 2。上述的制作工艺的步骤(3)中P+区埋层结构采用硼离子注入能量为6(T200KeV，剂量为 2 X 1015cm_2 2 X 1016cm_2。上述的制作工艺的步骤(5)中N+源区结构采用磷离子注入能量为2(T80KeV，剂量为 3 X IO15Cm 2 2 X IO16Cm 2。本发明的接触孔光刻版被采用了两次，第一次是形成P+区埋层结构，第二次是刻蚀BPSG介质层形成接触孔并对硅进行过刻蚀形成浅槽。参见图2，在硅单晶衬底上生长外延层，如果采用深槽刻蚀及外延填充工艺，此时可以在外延层表面制作P型体区和JFET区离子注入；参见图3，P柱可以通过深槽刻蚀及外延填充工艺，也可以采用多次外延及多次离子注入工艺；参见图4，P型体区和P柱具有相同的对称轴；参见图5，利用接触孔光刻版掩膜使用高能硼离子注入形成P+区埋层结构；参见图6，利用干氧工艺制作致密的栅氧化层，多晶硅淀积并利用多晶硅光刻版掩膜得到多晶硅栅结构；参见图7，利用多晶硅栅结构进行N+源区的自对准离子注入；参见图8，在硅片表面淀积一层BPSG介质层，使用接触孔光刻版掩膜实现对介质层刻蚀及硅外延层的过刻蚀形成浅槽；参见图9，淀积金属并反刻形成浅槽源电极结构。实施例
用具有超结结构的MOSFET来说明，但本发明不局限于MOSFET。一、在电阻率为0. 001 Q cm的N+硅片衬底上生长45 ii m的N外延层，N外延层的典型掺杂浓度为I X 1015cm-3，然后使用P柱光刻版掩膜进行深槽刻蚀，对深槽进行外延填充形成P柱，P柱典型掺杂浓度为2X 1015cm-3。二、利用P型体区光刻版掩膜，使用60KeV硼离子注入，注入剂量为3X1015cm_2。三、利用接触孔光刻版掩膜使用300KeV的硼离子注入形成P+区埋层，典型掺杂浓度为 IXio1W30四、干氧生长IOOnm厚的棚氧化层，之后淀积500nm厚的多晶娃，并刻蚀多晶娃形成多晶硅栅极结构。五、高浓度的砷离子采用多晶硅栅结构自对准注入，离子注入能量为50KeV，形成N+源区，典型掺杂浓度为1020cm-3。六、淀积2 ii m厚的BPSG介质层，在950°C氮气氛围下回流30分钟，并使用接触孔·光刻版掩膜对BPSG介质层刻蚀及硅外延层的过刻蚀形成浅槽，槽深约为0. 4 y m。·在整个器件的上表面淀积一层铝，并刻蚀铝形成源电极和栅电极，钝化，背面金属化形成漏电极。
权利要求
1.一种浅槽源电极结构超结器件的制作工艺，其特征在于通过以下步骤实现 (I )、在N+衬底上生长N外延层，然后深槽刻蚀并深槽外延填充形成P柱； (2)、利用P型体区光刻版掩膜使用较低能量的硼离子注入并高温推结形成P型体区； (3)、在形成P型体区之后采用高能硼离子使用接触孔光刻版掩膜注入在P型体区内形成P+区埋层结构； (4)、通过干氧工艺制作致密的栅氧化层、多晶硅淀积并利用多晶硅光刻版掩膜刻蚀得到多晶硅栅结构； (5)、高浓度的砷离子采用多晶硅栅结构自对准注入，形成N+源区； (6)、在多晶硅栅结构表面淀积BPSG介质层，在950°C氮气氛围下回流30分钟，并使用接触孔光刻版掩膜对BPSG介质层刻蚀及硅外延层的过刻蚀形成浅槽； (7)、整个器件的上表面淀积一层铝，并利用金属光刻版掩膜刻蚀铝形成源电极和栅电极，钝化，背面金属化形成漏电极。
2.根据权利要求I所述的一种浅槽源电极结构超结器件的制作工艺，其特征在于所述的制作工艺的步骤(I)中P柱也可以通过多次外延多次离子注入之后进行长时间高温推结形成。
3.根据权利要求I所述的一种浅槽源电极结构超结器件的制作工艺，其特征在于所述的制作工艺的步骤(I)中P柱通过深槽刻蚀并进行P型外延填充方式进行制备。
4.根据权利要求I所述的一种浅槽源电极结构超结器件的制作工艺，其特征在于所述的制作工艺的步骤(2)中P型体区采用硼离子注入能量为2(T80KeV，剂量为1X IO15Cm 2 9 X IO15Cm 2。
5.根据权利要求I所述的一种浅槽源电极结构超结器件的制作工艺，其特征在于所述的制作工艺的步骤(3)中P+区埋层结构采用硼离子注入能量为6(T200KeV，剂量为2X IO15Cm 2 2 X IO16Cm 2。
6.根据权利要求I所述的一种浅槽源电极结构超结器件的制作工艺，其特征在于所述的制作工艺的步骤(5)中N+源区结构采用磷离子注入能量为2(T80KeV，剂量为3X IO15Cm 2 2 X IO16Cm 2。
全文摘要
本发明涉及一种浅槽源电极结构超结器件的制作工艺。本发明在P型体区离子注入之后采用高能硼离子使用接触孔光刻版掩膜注入在P型体区内形成P+区埋层结构，多晶硅栅极结构制备之后采用较低能量的砷离子进行自对准注入在P+区埋层上侧形成N+源区，然后淀积BPSG介质层，采用接触孔光刻版掩膜形成接触孔并对硅进行过刻蚀形成浅槽，穿通N+源区并进入到P+区内，形成U型的P+区。本发明减小了寄生NPN晶体管的基极长度，从而降低了基极电阻，因而增大了寄生NPN晶体管开启的难度，提高了功率器件的雪崩能量；只需要P柱光刻版、P型体区光刻版、多晶硅栅光刻版、接触孔光刻版和金属光刻版等五张光刻版，大大降低了工艺制作成本。
文档编号H01L21/336GK102789990SQ20121029296
公开日2012年11月21日 申请日期2012年8月17日 优先权日2012年8月17日
发明者任文珍, 杜忠鹏, 陈仕全, 陈桥梁, 马治军 申请人:西安龙腾新能源科技发展有限公司